橋接軟體和硬體以加速 SoC 驗證

文章摘譯：

傳統上，軟體驗證和除錯及硬體驗證和除錯一直是兩個不同的世界。通常情況下，軟體團隊和硬體團隊各自為政，前者專注於編程模型內部的軟體執行，後者則在硬體開發框架內進行除錯，其中時脈週期準確度、並列運行及除錯資料回溯原始設計的關係是關鍵。在理論上，經過全面除錯後，軟體和硬體應無差錯地協同運行。但在實際環境中，無差錯協同運行的情況不多，正因如此，經常會導致關鍵成本上升及延誤產品上市時程。
為在合理的成本和時間範圍內實現更高的整合度，業界必須轉向新的方法：設計洞察能力。換句話說，如果我們能夠有效地持續驗證和除錯這些系統，工程師就可以提前設計能夠提供完整系統視圖。關鍵是能夠瞭解涵蓋硬體和軟體領域的各種行為之間的因果關係。
本文說明使用嵌入式儀器除錯 SoC 的方法，並介紹如何透過整合硬體和軟體除錯視圖，更快、更有效地除錯整個系統。

下載下方的完整文章。