數位設計除錯指南

隨著系統速度加快與設計縮減，電路設計者要維護訊號的理想數位特性已愈來愈難。設計中更快的速度和更密集的設計，都會產生一系列干擾電路運作的非預期電子事件。零件配置、追蹤執行配置、雜訊和微弱訊號變化在高速設計中將扮演更重要的角色。

這本《數位設計除錯指南》將深入介紹在嵌入式系統設計中可能會遇到的各種訊號問題，以及教您如何利用數位示波器(如 DPO4000 和 DPO7000) 更快速地進行除錯作業。