DDR3/LPDDR3の測定と解析

6シリーズMSOでDDR3/LPDDR3自動適合性パッケージ（Opt. 6-CMDDR3）とDDR3/LPDDR3測定／解析機能（Opt. 6-DBDDR3）を使用すれば、メモリ・インタフェースをより詳細に解析できます。DDRソフトウェア、オシロスコープ、高性能アナログ／デジタル・プローブを統合したソリューションにより、DDRインタフェースの振幅、タイミング、アイ・ダイアグラムの詳細かつ正確な測定が可能になり、JEDEC（Joint Electronic Device Engineering Council）仕様への適合性を検証できます。デジタル・プローブはDDRバスの制御信号の解析に役立ちます。6シリーズMSOは12ビットA/Dコンバータを装備しており、高確度、低ノイズの測定データを提供できるため、デバッグの効率、測定の信頼性が飛躍的に向上します。

主な特長

• データおよびクロックのアイ・ダイアグラム・テストなど、DDR3/LPDDR3の仕様に準拠したすべての項目の測定が可能な適合性テスト・ソリューション

• ロング・メモリの特定のバースト信号において、リード／ライト・サーチを同時に定義し、特定のDDR測定を実行

• 測定項目ごとに仕様に準拠した電圧のスレッショルド・レベルの設定が可能

• 直感的なユーザ・インタフェースとワークフローによるDDRの効率的な電気的検証

• 適合性試験環境をデバッグ環境に簡単に切り替えられるため、フェイルになったテストがオシロスコープで詳細に解析可能

• 適合性パッケージではセットアップ・ファイルを保存できるため、実行後にオシロスコープの状態を呼び出し可能

• MHT、CSV、またはPDFファイル・フォーマットで自動生成されるテスト・レポートには、測定項目、テスト結果、波形イメージが保存され、必要に応じてテスト・レポートの解析、カスタマイズも可能

  さまざまなメモリ規格のインターポーザ、業界トップクラスのプローブに対応しており、シグナル・インテグリティの高度な要件にも対応

DDR3/LPDDR3の自動テスト（Opt. 6-CMDDR3）

Opt. 6-CMDDR3ソリューションを使用することで、DDR3およびLPDDR3の自動コンプライアンス・テストを実行できます。このソリューションとOpt. 6-DBDDR3を組み合わせれば、特定の測定項目を追加、設定し、測定結果を取り出して、事後解析を行うこともできます。オシロスコープのセットアップ・ファイルを手動で保存し、呼び出す必要もありません。Pythonによるシーケンス機能を使用することで、100種類以上の測定をすばやく実行できるため、効率的で確実な検証試験が行えます。

DUTパネルでは、デバイスのタイプとデバイス・プロファイルを選択できます。デバイス・プロファイルでは、DDRデバイスでサポートされているスピード・グレードやVdd/Vrefの値を設定できます。

6-CMDDR3のDUTパネル

信号経路に使用されているハードウェア・コンポーネントに対応したフィルタ・ファイル（.flt）を指定できます。これらは、オシロスコープの演算サブシステムを使用して取り込まれた信号から組み込まれ、解析に使用されます。

DDR信号はバースト転送が前提とされているため、有効なリード・バーストとライト・バーストを分離しクオリファイすることが、DDRテストの最初のステップとなります。その後、クオリファイされたバーストに対して測定が行われます。

DUTパネルでは、バースト検出方式を選択できます。

1. DQ/DQSの位相整列(DQ/DQS Phase Alignment)
2. CS信号によるDQ/DQSの位相整列
3. ロジック・プローブとバースト遅延

プロービングのメカニズムにより異なりますが、ユーザは信号タイプの設定を選択できるため、測定に使用する適切な信号ソースを容易に設定できます。

プローブ・モードを使用することにより、プローブ設定を変更できます。

Opt. 6-CMDDR3では、DUTパネルで"シグナル・デバッグ"モードがサポートされています。このモードでは、自動化ソフトウェアによって設定が上書きされないため、オシロスコープを手動で設定する場合に便利です。ユーザはソフトウェアの入力としてチャンネル、リファレンス、または演算を指定できます。

テスト選択パネルでは、DUTパネルで選択した信号の種類に従って、各種のDDR測定が論理的にグループ分けされて表示されます。そそのため、必要最小限の操作だけで自動測定を簡単に実行できます。適合要件に留まらず、データ／クロック信号のアイ・ダイアグラム・テストも実施できるため、メモリ設計をさらに詳細に解析できます。

6-CMDDR3の画面：DDR3のクロック・アイ・ダイアグラム

実行が完了したら、ソフトウェアによって詳細なテスト・レポートが生成されます。レポートには、セットアップ情報やテスト・サマリのほか、パス／フェイル・ステータス、リミット、およびテスト固有のイメージが記載された、詳細なテスト結果が示されます。

6-CMDDR3のレポート・ファイルとDDR3のアイ・ダイアグラム・テストの結果

フェイルになったテストをデバッグする場合に、オシロスコープに6-DBDDR3測定パッケージを組み込めば、メモリ設計の設定やテストを効果的に進められます。

DDR3のデバッグ（Opt. 6-DBDDR3）

Opt. 6-DBDDR3は、ロング・メモリに取り込んだデータを、選択した測定項目に基づいて、リードとライト・バーストを自動的に分離し、複数のリードまたはライト・バーストに対して測定を実行できます。複数のリード／ライト・サーチを定義し、検索条件に基づいてDDR3/LPDDR3測定を連続実行して、結果に対して統計解析を行います。

DDR3の電気テストおよびタイミング解析を行うには、DDR3のスピード・グレードのすべての範囲に対応できるように、少なくとも8GHzの周波数帯域を持つ6シリーズMSOオシロスコープが必要です。ただし、シグナル・インテグリティのテスト／デバッグの場合は、少なくとも4GHzの周波数帯域があれば、ほとんどのユーザのニーズに対応できます。

画面を2回タップするだけでDDR測定メニューが表示される

リード／ライト・バーストの自動検出

JEDECの一部の適合性測定では、メモリ・バス上の特定のイベント（リード・バースト、ライト・バーストなど）の分離が必要ですが、適合性ソリューションでは自動的に処理します。

デバッグでは、特定のランクまたはバンクごとにさらに詳細にイベントを分離しなければなりません。あるいは、データ依存性ジッタ、タイミング、ノイズなどのシグナル・インテグリティの問題解析では、特定のデータ・パターンを分離する必要があります。最も単純な方法は、DQS（データ・ストローブ信号）を使用して、リードまたはライト・バーストの開始を特定することです。たとえば、DDR3のDQSでは、常にライトの開始でハイがアサートされ、リードの開始ではローがアサートされます。

6シリーズMSOオシロスコープのビジュアル・トリガを使用すると、トリガ条件を詳細に設定できるため、DQSのバーストを柔軟に取込むことができます。ビジュアル・トリガでは、波形表示の上にマスク状の領域を直接作成できます。領域の境界が明確に表示されるため、DQS（データ・ストローブ信号）のトリガ・イベントを効率的に定義できます。

標準かユーザ特有の領域を追加することで、特定のトリガ条件でDDR3の波形にトリガできる

DDR3信号のアイ・ダイアグラム（Opt. 6-DJAとビジュアル・トリガを使用してソース波形上にトリガ条件を定義）

複雑なテストをより簡単に

メモリ技術に特化したJEDEC仕様では、数多くの適合性測定が規定されています。たとえば、クロック・ジッタ、セットアップ／ホールド時間、過渡電圧、信号オーバーシュート／アンダーシュート、スルー・レート、その他の電気品質テストです。これらのテストは、汎用ツールでは測定が複雑になります。

JEDECが規定する測定手法では、基準レベル、パス／フェイル・リミットなどが求められるため、DDRテスト用の測定ユーティリティを搭載した専用アプリケーションがあればきわめて有用です。Opt. 6-CMDDR3を使用することで、特定のデバイスに特化したDDR測定を正しくセットアップできます。6-CMDDR3では、JEDEC仕様に準拠した幅広い測定項目がサポートされています。Opt. 6-DBDDR3を活用して設定をカスタマイズすることも可能なため、規格外のデバイスやシステムも測定できます。

Opt. 6-CMDDR3は、Opt. 6-DJA（拡張ジッタ解析）を使用することでジッタ／アイ・ダイアグラム解析ツールになります。2つのユーティリティが連携することで、DDRテスト／デバッグのための高性能で柔軟性に優れたツールが構築されます。

DDRサーチ機能

DDRサーチ機能を使用することで、取込波形全体からDDRリード／ライトなどの特定の信号条件をサーチし、条件が一致した部分の波形をマークできます。マークは視覚的な解析に使用するだけではなく、DDR固有の測定を行うためのクオリファイアとして適用することもできるため、データ・ストリームの該当部分に対してのみ測定が行われるようにできます。DDRサーチのアルゴリズムは、DQ/DQSがリードでは同相、ライトでは異相（直角）になるなど、位相関係がリード・バーストとライト・バーストで異なるというDDRの特性に基づいています。また、チップ・セレクト（CS）信号、デジタル信号（Chip Select-CS、Row Access Strobe-RAS、Column Access Strobe-CAS、およびWrite Enable-WE）に基づいたバースト識別にも対応しています。

不具合のデバッグ手順

メモリ・デバッグの最初のステップは、サーチの定義です。オシロスコープのSearch（検索）ボタンをクリックして、リード／ライト・バーストに対するDDRサーチを定義します。次のステップでは、DDRタブで測定項目を追加し、それらの測定項目を設定します。コンフィグレーションでは、測定の入力としてサーチを指定し、シグナル・ソースを定義します。設定する測定項目が多数に及ぶため、手動で測定項目を一度設定した後に、オシロスコープのセットアップ・ファイルとして保存しておくことをお勧めします。次回デバッグを行う際には、オシロスコープのセットアップ・ファイルを簡単に呼び出せます。オシロスコープ上に設定済みの測定項目がすべて再現され、必要に応じて編集できます。

セットアップが完了したら、<Run>（または<Single>）を選択します。オシロスコープは目的の信号を取込み、条件と一致するデータ・バーストを特定してマークし、選択された項目の測定結果を更新します。

Opt. 6-DBDDR3パッケージに付属する出荷時セットアップ・ファイルは、業界規格に準拠した測定の設定で構築されているため、デフォルト・セットアップ・ファイルと異なるセットアップでテストする場合は、いったん設定を変更した後、保存して使用しなければならない場合があります。

オシロスコープ画面のResult Table（結果表）ボタンを押せば、測定結果を表形式で表示できます。測定結果表には、すべての測定結果とともに、統計母集団、ソース、その他の関連データが示されます。レポートを生成することもできます。また、測定を行うのに使用した波形データを保存するオプションも用意されています。

クオリファイされたバーストが表示されたDDR3信号の測定結果画面

セットアップ情報、測定結果、波形イメージが記載された詳細なテスト・レポート

DDR3メイン・メモリ・インターポーザ

DDRのテストでは、メモリ・チップ上のテスト・ポイントへのアクセスが大きな問題になります。JEDEC規格では、メモリ・コンポーネントのボール・グリッド・アレイ（BGA）ボールアウトで測定するように規定されていますが、接続はきわめて困難です。

テクトロニクスはNexus Technology社と協同し、¹さまざまなサイズのメモリ・デバイスに対応するBGAインターポーザなど、多様なプロービング・オプションを提供しています。インターポーザは、BGAパッドのすぐ近くにチップ抵抗が内蔵されています。DIMM（Dual Inline Memory Module）やSODIMMと同様、DDR3メイン・メモリも標準のBGAコンポーネント・パッケージで利用できます。

標準のBGAパッケージは、プリント回路基板（PCB）に直接はんだ付けされます。モジュールは、DIMMとメイン・ボードが接続された一連の標準PCBフォーマットのパッケージで構成されています。インターポーザは、コンポーネント・パッケージでも、DIMM/SODIMMモジュールでも利用できます。

インターポーザとオシロスコープ・プローブの使用により、信号特性が変化する可能性があります。ディエンベッド・フィルタを適用すると、信号パス内のインターポーザとプローブの影響を取り除いて、プローブ・ポイントにおける正確な信号表示を得ることができます。

¹インターポーザの詳細なリストについては、http://www.nexustechnology.comを参照してください。

EdgeProbeインターポーザ

DDR3、LPDDR3、その他の新しいメモリ製品には、Nexus Technologyの特許技術であるEdgeProbe™インターポーザを利用できます。インターポーザのエッジ部にプローブ・ポイントを形成することで、小型化を実現しています。プローブをターゲット・デバイスに直接取り付けて、クロック、コマンド・バス、ストローブ、アドレス信号にアクセスできます。

メモリ・コンポーネントのサイズに合わせてインターポーザが設計されているため、メカニカル・クリアランスの問題が解消されます。インターポーザ内部に抵抗が組み込まれており、オシロスコープのプローブ・チップ抵抗とBGAパッドの導電距離が短いため、オシロスコープのプローブであらゆる部分の信号を測定できます。

EdgeProbeインターポーザ

ソケット・タイプ・インターポーザ

ソケット・タイプ・インターポーザは、すべてのコンポーネント信号に対するアクセスを提供すると同時に、隣接する部品より高い位置にインターポーザがあるため、メカニカル・クリアランスの問題が解消されます。このソリューションでは、カスタム・ソケットが採用されており、ソケットに押し込むだけで、ターゲットにインターポーザを適切に嵌合できます。インターポーザは固定されておらず、ターゲットのソケットから引き抜くことができるため、再利用性も十分に考慮されています。

インターポーザにメモリ・コンポーネントを直接はんだ付けすることもできますが、インターポーザにソケットを設置する方法もあります。ソケットを使用すれば、メモリ・コンポーネントを手で着脱できるため、異なるベンダのメモリ・コンポーネントを評価するときも、効率的に作業が進められます。テストが完了したら、インターポーザを取り外し、メモリ・デバイスを直接ターゲットのカスタム・ソケットに取り付けることでインターポーザによる影響を除去できます。

ダイレクト・アタッチ・インターポーザ

ダイレクト・アタッチ・インターポーザはすべての信号のプロービングが可能で、ターゲットに直接実装されます。ターゲットにはインターポーザと同じメカニカル・クリアランスがなければなりません。通常、PoP（Package on Package）コンポーネントでは、ダイレクト・アタッチ・インターポーザが使用されます。

ダイレクト・アタッチ・インターポーザ

TDP7700シリーズTriModeプローブによるDDR3測定

当社のTDP7700シリーズTriModeプローブは、DDR3測定の問題点を解決できるように設計されています。6シリーズMSOでTDP7700シリーズを使用すると、プローブとチップの信号経路が完全にAC校正され、リアルタイム・オシロスコープに必要な高度な信号忠実度が提供されます。SiGe技術と呼ばれる革新的な新しいプローブ設計の採用により、現在、将来において必要な帯域幅性能と信号品質を提供します。

TriModeプロービングは、一度セットアップするだけで、差動、シングルエンド、コモンモードの測定を確実に実施できるため、効率も改善します。この機能により、プローブの接続ポイントをつなぎかえることなく、オシロスコープ上で差動測定、シングルエンド測定、コモンモード測定を切り替えながら作業を進めることができます。

TDP7700シリーズは、プローブ先端からわずか数ミリの位置に入力バッファを配置し、ソルダダウン・プローブ・チップを採用しています。これにより、DDR3回路への接続性が格段に向上しました。

ハイ・インピーダンス入力とTriMode機能を持つTDP7708型プローブを使用することで、少ない本数のプローブでDDR3測定を可能になる

TDP7700シリーズ・プローブのその他の特長：

• 8GHzまでの優れたステップ応答と低インサーション・ロス
• 低DUT負荷（DC：100kΩ、AC：0.4pF）
• 優れたCMRR
• 低ノイズ

TLP058型FlexChannel^®ロジック・プローブによるデジタル測定

6シリーズMSOは、メモリ・バス全体に対して完全なプロトコル解析を実行するのに必要なデジタル・チャンネル機能を装備しています。TLP058型FlexChannel®ロジック・プローブは、当社6シリーズMSOを被測定デバイス（DUT）上のバスおよび信号に接続します。TLP058型ロジック・プローブは8つのデジタル・チャンネルを装備しており、オシロスコープの任意のFlexChannel入力チャンネルに接続できます。

高性能デジタル入力が可能なTLP058型

TLP058型プローブを使用したDDR3デジタル測定の構成