アナログ信号を用いた高速シリアル・レシーバ・テスト

シリアル・バスやシステム設計に携わっているエンジニアは、様々な問題を解決しなければなりませんが、データ・レートの高速化は特に大きな課題です。信号の高速化は、動作マージンが少なくなることを意味します。動作マージンが少なくなると、許容範囲が狭くなり、システム間の完全なインターオペラビリティの確保が難しくなります。実験室、コンプライアンス・テスト、製造現場における測定が、このインターオペラビリティの実現に大きく貢献します。性能とインターオペラビリティを高レベルで両立できる技術と測定手順が模索されている中、性能の検証を確実に行うことの重要度が増しています。