デザイン規模の拡大とさらなる複雑化により、デザイン検証のプロセスが、最新のFPGA システムの障害となっています。FPGA内部信号へのアクセスは限られる方向にあり、最新のFPGA パッケージ、PCB（回路基板）の電気的ノイズなど、これらはすべてデザイン・サイクルのデバッグと検証を難しいものにしています。また、デザイン・サイクルの大部分を、デバッグ、検証が占めています。デバッグと検証を効率的に実行するためには、FPGAをフルスピードで実行しながらデバッグできる新しいツールが必要になります。
このアプリケーション・ノートでは、FPGA システムを効率的にデバッグする際の問題点と解決方法を中心に解説します。