ロジック・アナライザとオシロスコープの統合によるシグナル・インテグリティの迅速なトラブルシューティング

製品開発を速めるには、シグナル・インテグリティ問題の迅速で効率的なトラブルシューティングが必要となります。シグナル・インテグリティ問題の一部は、高速のクロック・レートと高速のデジタル・エッジ・レートによって引き起こされます。たとえば、コンピュータ、通信、デジタル・ビデオ機器が大容量データを高速伝送する場合などは、こうした高速の伝送レートと共に、高速なエッジ・レートが必要となります。また、ECL（EmitterCoupled Logic）、PECL（Positive Emitter Coupled Logic）、LVPECL（LowVoltage Positive Emitter Coupled Logic）、HSTL（High Speed TransistorLogic）、その他の高速トランジション・ロジック・ファミリなどを使用したデザインでは、回路のクロック・レートとは別に、速いデジタル・エッジが発生します。こうした速いデジタル・エッジ・レートでは、もっと遅いロジック・ファミリを使用していた以前のデジタル回路では発生しなかった、新しいシグナル・インテグリティ問題が発生しています。