ビット・エラー・レート・テスタ

BSXシリーズBERTScope®データ・シート

このデータ・シートの製品は、テクトロニクスでは販売終了となっています。
Tektronix Encoreプレミアム再生品を見るbr/>
上記製品のサポートと保証のステータスをチェックする

詳細情報

BERTScope BSX Series (Discontinued)
その他のビット・エラー・レート・テスタ情報を見る

オンラインで読む：

BSXシリーズBERTScope®データ・シート

BERTScope BSXシリーズ・ビット・エラー・レート・テスタには、最新のGen4規格をはじめとする最新規格に対応した、レシーバ・テスト・プラットフォームが導入されています。強力なデータ処理機能とTxイコライゼーション機能を備えたBERTScopeは、最高32Gbpsのデータ・レートに対応したインタラクティブなリンク・トレーニングなど、被測定デバイス（DUT）とのプロトコルベースのハンドシェイク／同期をサポートしています。BSXシリーズは、物理レイヤやリンク・トレーニングの問題のデバッグ作業の時間を短縮し、さまざまな規格のコンプライアンスを実現するための最も効率的な手段を提供します。

欧州圏のお客様へのお知らせ

本製品は、改正RoHS 2指令（Directive 2011/65/EU）に適合するための更新が行われておりませんので、欧州には出荷されません。ただし、2017年7月22日以前に、EU市場に出荷された当該製品の在庫分につきましては、品切れにならない限り、ご購入いただける場合がございます。テクトロニクスは、お客様に必要なソリューションをお届けできるよう、積極的に取り組んでいます。具体的な対応や代替製品の有無など、詳細につきましては、当社営業所までお問い合わせください。テクトロニクスは、お客様がどの国にお住まいでも、製品のサポートが終了するまで、責任を持ってサービスを提供して参ります。

主な性能仕様

最高32Gbpsのパターン生成とエラー解析が可能
オプションで4タップのTxイコライゼーション機能を内蔵しているため、インタラクティブなリンク・トレーニングが可能
プロトコル型／ビット型のマルチチェーン・パターン・シーケンスに対応した拡張パターン／シーケンス・エディタ
刺激応答フィードバック機能を備えたユーザ定義のディテクタ・パターン・マッチング
当社特許のError Location Analysis™技術により、BER測定だけでなく、相関やデターミニスティック・エラー・パターンの解析によるエラー原因の詳細な解析が可能
オプションの前方誤り訂正（FEC）解析機能により、実測されたエラー位置のパターンに基づいた、FECの後のエラー・レートのシミュレーションが可能
BER相関と統合されたアイ・ダイアグラム解析（マスク・テスト、ジッタ・ピーク、BER等高線など）
オプションのジッタ・マップ総合ジッタ分離とPRBS-31などのロング・パターン・ジッタ

主な特長

レシーバ・ストレス・テスト、デバッグ、コンプライアンス・テストのすべてを1つのソリューションで対応可能
PCIe、SAS、USB3.1やその他の独自規格を含む、Gen3およびGen4規格のテストに対応可能
16Gbps以上に対応したDUTとのハンドシェイクをサポートし、PCIeなどの主要規格のRXテストにおけるループバックの初期化や、アダプティブなリンク・トレーニングの要件にも対応可能
プロトコルに対応したパターン生成とエラー検出により、柔軟な刺激応答のプログラムやハンドシェイク問題のデバッグが可能
前方誤り訂正（FEC）エミュレーション・オプションにより、Reed-Solomon FECのコードでよく使用される、エラー訂正の前後でのBERの測定が可能
主要な規格に対応した校正／自動化ソフトウェアを利用可能

アプリケーション

シグナル･インテグリティ／ジッタ／タイミング解析を含むデザイン検証
高速、最先端設計の特性検証
DUTとのハンドシェイクなど、高速I/Oコンポーネント／システムの設計／検証
シグナル・インテグリティ解析－マスク・テスト、ジッタ・ピーク、BER等高線、ジッタ・マップ、前方誤り訂正エミュレーション

インテリジェント・メモリ・シーケンシング

ビット型とプロトコル・アウェアのメモリ・シーケンス・モードの両方に対応し、ユーザ定義のディテクタ・パターン・マッチに基づいてシーケンサを進行させる機能を持つBSXシリーズを使用することで、ユーザは独自のプロトコルベースのパターンやハンドシェイク・シーケンスを作成できます。

パターン・メモリ・シーケンサ

BSXシリーズのメモリ・シーケンサは、パターン・メモリへの間接的アクセスが可能であり、優れた柔軟性を備えています。パターン・メモリでは、2つのレベルのループ・ネスティングがサポートされています（各ループの最大繰り返し数は100万回）。個々のパターン・セグメントは、128ビット以上の任意のサイズで構成できるため、プログラミングが簡素化され、メモリ効率も向上します。ソフトウェア・コントロール、外部信号、またはディテクタ・パターン・マッチによって、メモリ・シーケンスの進行を制御できるため、複数の手段を使用して、テスト・デバイスとのハンドシェイクを制御できます。

メモリ・シーケンサ・モード

パターンおよびシーケンスの作成や検出をより柔軟かつ簡便に行えるように、2つの異なるシーケンサ・モードが提供されています。どちらのモードでも、高度なループ／シーケンス機能がサポートされています。

ビット型シーケンサ・モード：ビット型モードでは、いかなるプロトコル処理も適用されることなく、ビット列は、そのままの状態で、パターン・メモリからジェネレータの出力へと送信されます。これは、従来からのBERTメモリ・パターン操作と同じです。
プロトコル・アウェア・シーケンサ・モード：プロトコル・アウェア・モードでは、パターン・メモリのワードが、ビット列ではなく、プロトコル・ブロックまたはシンボルのグループとして扱われます。メモリからフェッチされたワードは、選択されたプロトコルまたはエンコード方式に従って処理されます。プロトコル固有の要件によって異なりますが、プロトコル・アウェア・モードでは、次のような処理が行われます。
- プロトコル・ブロックへのシンボルのパッケージング
- シンボルのエンコーディング
- データのスクランブリング
- DCバランス
その結果、ユーザは、"自然な"フォーマットでメモリ・データを入力できます。スクランブル／DCバランスのステートがシーケンサによって保持されるため、データ・スティッチングに由来する問題を引き起こすことなく、シーケンサ・ステートを遷移させることができます。

ディテクタ・パターン・マッチング

BSXシリーズは、オプションでユーザ定義のディテクタ・パターン・マッチングをサポートしています。この機能を使用して、ジェネレータのシーケンサ・ステートを進行させることができます。刺激応答を柔軟にプログラムできるため、独自形式のプロトコルのデバッグにも役立ちます。メモリ・シーケンサと同様に、パターン・マッチングでも2つのモードがサポートされています。

ビット型マッチング・モード：ビット型モードでは、4つの汎用ディテクタ・パターン・マッチングを使用して、入力データ・ストリームから最大128ビット長の任意のパターンを検出できます。ビット・マスクも利用できます。マッチすることで、シーケンサを次のステートに進行させることができます。
プロトコル・アウェア・マッチング・モード：プロトコル・アウェア・モードでは、16パターンのディテクタ・パターン・マッチ・エレメントを使用して、プロトコルベースのパターン・マッチングが行えます。PCIe Gen3/4 および USB 3.1 Gen2の場合には、ディテクタは、ビット／バイト・マスクを使用して、デコードされたブロックのペイロード全体をマッチさせることができます。8b/10bのエンコーディングでは、ディテクタは、マスクを使用して、ブロック／シンボル・デコーディング後の最大16パターンの8ビット・シンボルとのマッチングが可能です。

プロトコル・ブロック／シンボル・フィルタリング

サポートされているプロトコルでは、独立したクロック操作を行う際に必要な、クロック補正（スキップ）やブロック／シンボル・フィルタリングの埋め込みが行われます。BER測定では、ディテクタのプロトコル・フィルタリング・トグルを使用して、RAWビットストリームとフィルタリングされたビットストリームを切り替えます。

パターン・シーケンサ・エディタ

BSXシリーズでは、パターン・シーケンスの作成だけでなく、ビット型とプロトコル・アウェアのパターンに対応した、新しいパターン・エディタが導入されています。

シーケンス・エディタ

プロトコル・アウェア・シーケンサ・モードでは、エディタはシンボル的なプロトコル・メッセージを、（特別な変換処理を行わずに）プロトコル固有のデータのブロックに変換して、ジェネレータのパターン・メモリに格納します。変換されたブロックは、プロトコル固有のメモリ・シーケンサによって処理されます。そのため、複雑なプロトコル・データ・ストリームの生成が簡素化されます。

シーケンサ

ドメインのリンク

アイ・ダイアグラムは、デジタル性能を把握するための簡単で、直感的な方法です。アイ・ダイアグラムとBER性能は根本的に異なった方法で測定するため、アイ・ダイアグラムとBER性能を直接結びつけることは難しいことでした。アイ・ダイアグラムは、簡単には検出できない間欠的なイベントのわずかな量のデータで構築されてきました。BERT（ビット・エラー・レート・テスタ）は膨大なデータ・セットから測定するのですが、トラブルシュートの助けになるような直感的な情報を得ることはできません。

BERTScopeは、従来のアイと比べて2桁以上のデータ量でアイ・ダイアグラムを構築して表示します。異常を観測する場合、カーソルでBERTのサンプリング・ポイントを移動するだけで、強力な解析能力によって、詳細な観測を可能にします。例えば、直近の立上りエッジのパターン感度を確認することができます。あるいは、1ボタン操作でBER等高線測定を行い、性能問題が境界性のものか、フィールドにおける重大な問題の原因とならないかを確認することができます。どのケースにおいても、モデリングの強化や、トラブルシュートに利用でき、最大PRBS（2³¹－1）のパターンまで利用できます。

情報量の多いアイ・ダイアグラム

先にも説明したように、従来のアイ・ダイアグラムとBERTScopeで取込んだアイ・ダイアグラムでは、データ量が著しく異なります。これは、実際に起こっていることを詳細に観測できるということです。すなわち、分散システムの長いパターンを実行するたびに発生頻度の低いイベントが、VCOからのランダム・ノイズまたはランダム・ジッタを観測できることを意味しており、設計が実際に稼動する前に問題発生を把握できる可能性があります。簡単なボタン操作でBER等高線、ジッタ・ピーク、Qファクタが測定できるため、設計の詳細を理解することができます。

詳細なマスク・テスト

サンプル長を設定できるため、長く設定して真のシステム性能の正確な測定、あるいは短く設定してサンプリング・オシロスコープのように使うこともできます。以下の例は光トランスミッタからのアイ・ダイアグラムであり、サンプル長は3000波形に設定され、BERTScopeはわずか1秒で中央に示すようなアイ・ダイアグラムを作成します。測定されたマスク・マージンの20%は、サンプリング・オシロスコープで測定された結果と関連付けられます。下のダイアグラムは同じデバイスで生成され、1×10^-6のBERでコンプライアンス等高線測定されたものであり、マスク・マージンは17%低減しています。

アイ・ダイアグラムによる利点は、マスク・テストにおいて10倍以上にもなります。いくつかのBERTに見られるような擬似マスク・テストと違い、BERTScopeのマスク・テストではアイの上下にある領域を含めた、業界規格のマスク周辺にあるすべてのポイントをサンプリングします。さらに、各ポイントは詳細にテストされます。これは、規格マスクのライブラリ、あるいはユーザ定義によるマスクを使用したわずか数秒のテストであっても、デバイスがわずかな問題も持っていないことを確認できるということを意味します。

業界規格に対する正確なジッタ・テスト

長いパターンまたは短いパターンのテストで最も正確なジッタ測定は、わずかな外挿または外挿なしによる測定法によって得られます。BERTScopeは、1×10^-9のBER（高速のデータ・レートでは1×10－10）のレベルまですばやく測定するか、あるいは1×10^-12を測定するまで待つことができます。いずれにしても、BERTScopeのボタン操作による測定はMJSQのジッタ測定方法に適合しており、BERTの遅延制御により測定は正確なものになります。トータル・ジッタ（TJ）、ランダム・ジッタ（RJ）、デターミニスティック・ジッタ（DJ）の計算機能により、またはデータをエクスポートすることで、ユーザ定義のジッタ・モデルを使用することができます。

BSXシリーズの持つ低RJにより、802.3baの同時VECP（Vertical Eye Closure Penalty）と、100G Ethernetの半導体の特性評価で必要となる可変マージンによるJ2/J9の校正が行えます。

柔軟性の高いクロック

BERTScopeには、実際のデバイスのテストで必要となる、ジェネレータ・クロック・パス機能が備わっています。コンピュータ・カードであれ、ディスク・ドライブであれ、PCI Express®（PCIe）の100MHzなどのサブレートのシステム・クロックが必要になる場合があります。ターゲット・カードを特定の振幅、オフセットの差動クロック信号で動作させる場合、BERTScopeはさまざま分周比を簡単に設定できます。

電気シリアル・データ・システムでは、パワー・スペクトラムを分散させることでEMIのエネルギーを低減するためにSSC（拡散スペクトラム・クロッキング）が広く使われています。変調振幅、周波数の調整、三角波変調または正弦波変調のプロファイルの選択などにより、SSCを使ったコンプライアンス規格でレシーバをテストすることができます。外付けの変調器や信号ソースを使用することで、最高4MHzの周波数で、高い振幅、周波数の低い正弦波ジッタ（SJ）でクロック信号を歪ませることができます。

プログラマブル・リファレンス・クロック・マルチプライヤ

BSXシリーズは、汎用リファレンス・クロック・マルチプライヤを備えており、ユーザは、クロック倍率（整数）を指定することで、10MHz～200MHzの入力リファレンス・クロック周波数を使用できるため、柔軟なクロッキングに対応できます。クロック出力周波数は、クロック・シンセサイザの周波数レンジに拘束されるため、たとえば、BSXシリーズでは、1GHz～16GHzになります。使用頻度の高い逓倍比が事前定義されているため、多くの一般的な規格に対応できます。

閉じたアイの対処

電気チャンネルのデータ・レートが高速になるにつれ、周波数に依存する損失によってレシーバ端におけるアイが閉じることになります。エンジニアは、実際のシステムではイコライゼーションによってこの損失を補正し、アイを開きます。当社は強力なツールを提供することにより、システムで使用されるレシーバ、トランスミッタのコンポーネントの特性評価、適合性試験が可能になります。

BERTScopeのグラフィカル・ユーザ・インタフェースは論理的であり、使いやすい形式で機能を設定することができる。応答を時間ドメインで表示することにより、タップ・ウェイト設定の影響が確認できる。周波数ドメインのボード線図は、フィルタによるチャンネル損失の補正を示す

レシーバ・テストでは、BSXシリーズは、4タップのプリエンファシス／ディエンファシスを内蔵しており、機器の最大データ・レート（BSX320型の場合は32Gbps）で動作させることができます。さらに、高速な出力イコライゼーション制御が可能なため、ほとんどの規格のリンク・トレーニング応答時間の厳格な要件にも対応できます。

PatternVu

PatternVuは、オプションで装備されるソフトウェアによるFIRフィルタであり、アイ・ダイアグラム表示の前で挿入されます。システムのレシーバ・イコライゼーションで使用すると、レシーバ・ディテクタにおける、イコライザ後のアイ・ダイアグラムを観測し、物理特性を測定することができます。32タップまでのイコライザを適用することができ、ユーザはUIごとにタップの分解能を選択することができます。

PatternVu

PatternVuにはCleanEyeパターンロック・アベレージング・システムも含まれており、非デターミニスティック・ジッタ成分をアイから除去することができます。これにより、通常は大きなランダム・ジッタによって隠れてしまう、ISI（シンボル間干渉）などのパターン依存性の影響をはっきりと確認することができます。

Single Value Waveformエクスポートは、PatternVuオプションのコンポーネントです。リアルタイム・オシロスコープの単発取込みに似ており、パターンロック波形を取込んで単独のビットを表示することができます。取込んだ波形は、さまざまなフォーマットでエクスポートすることにより、外部のプログラムでさらに詳細に解析することもできます。

クロック・リカバリの追加

CR125A型、CR175A型、CR286A型を使用することで、規格に適合するクロック・リカバリの柔軟性が広がります。ジッタ測定が必要なほとんどの規格はクロック・リカバリ、および使用するループ帯域を厳密に規定しています。異なった、または未知のループ帯域を使用すると、誤ったジッタを測定することになります。クロック・リカバリ・ユニットを使用することで、ほとんどの規格で正確な測定が簡単に実行できます。

直感的なユーザ・インタフェースにより、すべてのパラメータが簡単に設定できる。独自のループ・レスポンス・ビューにより、設定値だけでなく、実際の測定値などのループ特性も表示できる

BERTScope CRシリーズは、BERTScopeの測定だけに限定されたものではありません。デジタル・オシロスコープ、サンプリング・オシロスコープと共にスタンドアロンで、または既存のBERT機器と共に使用でき、既存の機器と組み合わせてコンプライアンス測定が行えます。

さらに、ローカルの内蔵ディスプレイとBERTScopeユーザ・インタフェースのどちらにも、ロック・ステータスやパターン・エッジ密度や位相エラーなどの測定されたパラメータが表示されるため、入力信号の特性やCR性能を、リアルタイムに確認できます。

SSC変調波形の表示と測定

SATA、PCI Express、SASなどの最新のシリアル・バスでは、ボード設計、システム設計におけるEMIを低減するためにSSCが使用されています。当社のCRファミリには、拡散スペクトラムのクロック・リカバリ機能と、SSC変調波形の表示、測定機能が備わっています。自動測定の項目には、最小／最大周波数偏差（ppmまたはps）、変調の変化（dF/dT）、変調周波数があります。また、公称のデータ周波数の表示機能、使いやすい垂直／水平カーソル機能も備わっています。

SSC波形測定

ジッタ解析の追加

CR125A型とOpt. 12GJ、CR175A型とOpt. 17GJ型、CR286A型とOpt. 28GJを、サンプリング・オシロスコープまたはBERTScopeと組み合わせることで、1.2～11.2Gbpsのクロック・リカバリ、DCD（デューティ・サイクル歪み）測定、リアルタイム・ジッタ・スペクトラム解析に対応できます。200Hz～90MHzのジッタ・スペクトラム成分が表示でき、ジッタと周波数がカーソル測定できます。帯域制限したジッタと、ユーザ設定した周波数ゲート測定が行えます。（この例は、PCI Express 2.0ジッタ・スペクトラムのプリセット帯域制限とジッタ測定）

ジッタ・スペクトラム測定

レシーバ・テストのための豊富な機能

ネットワークの変化につれ、レシーバ・テストも変わってきます。BER、レシーバ感度などのテストも重要ですが、バックプレーンの10Gbpsデータや新しい高速バスなどのジッタ制限されたシステムでは、レシーバのジッタ耐性はより現実的なものに進化しています。ストレス・アイ・テストは、多くの規格で一般的なコンプライアンス測定になりつつあります。また、エンジニアは設計、製造におけるマージンをストレス・アイ・テストでチェックすることにより、レシーバ性能の限界を確認することができます。

何台もの計測器が必要で、その設定に時間のかかるPCI Express 2.0などの複雑な規格におけるストレス・テストが行えます。BERTScopeでは、理解しやすいグラフィック表示により、1台の計測器で必要なすべてのストレス信号をコントロールすることができます。接続ケーブル、ミキサ、カプラ、変調器などが不要になるため、ストレス校正が簡素化できます。

ストレス・アイ・ビュー

柔軟性の高いストレス信号

BERTScopeは、RJ、SJ、BUJ、SIなど、高品質で、校正されたストレス・ソースを内蔵することができます。

ISIの印加も多くの規格に含まれています。BSA12500ISI型差動ISIボードは、さまざまなトレース長に対応できます。

柔軟性の高いストレス信号

多くの規格では、特定の変調周波数においてさまざまなSJ（正弦波ジッタ）の振幅で繰り返し測定する必要があります。ジッタ・トレランス機能が内蔵されており、設計したテンプレート、またはライブラリにある数多くの規格テンプレートにしたがって簡単に繰返し測定することができます。

内蔵ジッタ・トレランス機能

BERTScopeパターン・ジェネレータ

BERTScopeパターン・ジェネレータは、フル・レンジのPRBSパターン、共通規格ベースのパターン、ユーザ定義のパターンを提供します。

Opt. STRは、完全に統合され、校正されたストレス生成を提供する便利なオプションです。ストレス・パターンを提供するために手動で校正した機器でラックを一杯にする必要がなくなります。DisplayPortなどのBER測定機能を内蔵するデバイスのレシーバ・テストの実行、あるいは従来のBERT機器にストレス機能を追加するために使用します。

ストレス・アイ・オプション

パターン取込み

未知の入力データに対しては、いくつかの対処方法があります。先に説明したライブ・データ解析に加え、すべてのBERTScopeに標準で備わっているのがパターン取込み機能です。繰返しパターンのパターン長を設定すると、検出器の512MBのRAMメモリを使用し、設定された入力データを取込みます。取込まれたデータは、エラー・ディテクタの新しいリファレンス・パターンとして使用したり、編集して保存しておくこともできます。

パターン取込み

パターン・ジェネレータ・ストレス・アイ

パターン・ジェネレータ・ストレス・アイは、次の機能を提供します。

内蔵のクロックまたは外部クロックに付加する、使いやすく統合されたストレス・アイ障害
簡単な設定、柔軟性を失うことなくユーザの感じる複雑さを低減
BERTScope と外部ISIフィルタを使用した、数多くの規格に対する適合性検証規格例：
- OIF CEI
- 6 Gb SATA
- PCI Express
- XFI
- USB 3.1
- SONET
- SAS
- XAUI
- 10 and 100 Gb Ethernet
- DisplayPort
BSXシリーズBERTScopeには、2つの正弦波干渉ソースが内蔵されている。これらのソースは、内部で加算され、前面パネルの単一の差動出力として使用される。オプションのBSXCOMBキットと同時に使用することで、PCIe Gen3/Gen4のCM/DM干渉の要件など、さまざまな正弦波干渉テストのコンフィグレーションに対応可能

振幅とISI障害

ISI の場合、外部に付加。例えば、長い同軸ケーブルまたはベッセルトンプソンの4次フィルタによる0.75のビット・レートにおいて－3dBポイント。

回路ボードの影響が必要なアプリケーションでは、BSA12500ISI型差動ISIボードを使用します。

ジッタ測定

マルチギガビットのシリアル・データ・チャンネルのアイの開口は、数百ps、あるいはそれ以下の時間幅しかありません。このようなシステムのジッタ・カウントは数psしかないため、ジッタを厳密に管理するためにはジッタの正確な測定が重要になります。BERTScopeは、この測定のために2種類のツールを備えています。

物理レイヤ・テスト・ソフトウェアのオプションには、デュアル・ディラック（Dual Dirac）法によるトータル・ジッタ（TJ）、それを分離したランダム・ジッタ（RJ）、デターミニスティック・ジッタ（DJ）の測定が含まれています。BERT収集による測定では、オシロスコープがジッタ測定で使用するよりもはるかに少ない外挿、場合によっては外挿なしで測定します。このため、外挿によって測定する計測器に比べて、より正確な測定結果が得られます。

MJSQに準拠したDual-Diracジッタ測定

ジッタ・マップは、BERTScopeにオプションで装備される最新のジッタ測定ソフトウェアです。高速なデータ・レートの規格に準拠した測定を含む、RJ、DJ以上のサブコンポーネント解析が行えます。ジッタ・マップは、PRBS-31などの非常に長いパターンのジッタを測定、分離することができます。また、ライブ・データも測定、分離できるため（ライブ・データ解析オプションが必要）、まず短い同期データ・パターンで実行することもできます。

ジッタ・マップ

特長を以下に示します。

DJの分離－有界非相関ジッタ（BUJ）、データ依存性ジッタ（DDJ）、シンボル間干渉（ISI）、デューティ・サイクル歪（DCD）、F/2（またはF2）ジッタを含むサブレート・ジッタ（SRJ）
1×10^–12以上のBERベースのダイレクト（非外挿）トータル・ジッタ（TJ）測定
長いパターンのDDJをRJとしての誤認識を防ぐための、相関／非相関ジッタ成分の分離
最小のアイ開口によるジッタ測定
他の計測器では測定できない詳細なジッタ測定－エンファシス・ジッタ（EJ）、非相関ジッタ（UJ）、データ依存性パルス幅収縮（DDPWS）、非シンボル間干渉
直感的でわかりやすいジッタ・ツリー

ライブ・データで測定されるジッタ・ピークとBER等高線

柔軟性のある外部ジッタ・インタフェース

柔軟性のある外部ジッタ・インタフェースの特長を以下に示します。

前面パネルにある外部高周波ジッタ入力コネクタ－DC～1.0GHz、最大0.5UIの、振幅、周波数の境界内の任意タイプのジッタを追加
低周波ジッタ入力コネクタ－DC～100MHz、1.1ns（最高）のジッタを追加
後部パネルSJ出力
正弦波干渉出力、前面パネル・コネクタ

内部RJ、BUJ、および外部高周波ジッタ入力は0.5UIに制限され、両方とも有効になるとさらに0.25UIに制限されます。後部パネルの低周波ジッタ入力は、さらにジッタを追加する場合に使用できます。外部低周波ジッタ、内部低周波SJは10MHzに、PCIe LFRJとPCIe rSSC（Opt. PCISTR）の合計は1.1nsにそれぞれ制限されます。この制限は、Opt. XSSCの位相変調（PM）には適用されません。

ジッタ障害

有界非相関ジッタ（BUJ：境界があり、相関性のないジッタ）：

サポートされるデータ・レート：1.5～12.5Gbps（BSX125型）、～24Gbps（BSX240型）、～32Gbps（BSX320型）
内部PRBSジェネレータ
0.5UIまで可変
100Mbps～2.0Gbps
フィルタ選択により帯域制限

BUJのレート	フィルタ
100～499	25MHz
500～999	50MHz
1,000～1,999	100MHz
2,000	200MHz

ランダム・ジッタ：

サポートされるデータ・レート：1.5～12.5Gbps（BSX125型）、～24Gbps（BSX240型）、～32Gbps（BSX320型）
0.5UIまで可変
帯域制限：10MHz～1GHz、1.5MHz～100MHz（PCIe2モード）
クレスト・ファクタ：16（ガウシャン～最低8標準偏差または～1×10^－16の確率）

正弦波ジッタ

変調形式	内部SJ周波数	最大内部SJ振幅
位相変調	10Hz～4MHz	最大19,200UI（11.2Gbps以上）
低周波SJ（変調器を選択可能¹）	1kHz～100MHz	最大1,000ps（22.4Gbps未満）最大270ps² 10～28.5Gbps 最高130ps（10～32Gbps）
高周波SJ	100MHz～1,000MHz	0.5UI ³

SJは0から表に示すレンジ以上のレベルまで調整可能。変調レートとビット・レートのいずれか、または両方が高くなると、レンジが減少します。PMの機能詳細については「スペクトラム拡散クロックと位相変調」の項、SJの機能詳細については、「正弦波ジッタ（SJ）」の項をそれぞれ参照してください。

¹レンジは1,100ps、270ps、130ps（最大）から選択可能。より低いレンジでは、固有ジッタがより低くなります。

²SJのフル・レンジは270ps。RJまたはBUJではレンジは220psまで低減されます。

³HFSJ、BUJ、外部HFジッタ、およびRJの合計が0.5UI以下

インタフェース・カードのテスト

BERTScopeのライブ・データ解析オプションにより、高速ライン・カード、マザーボード、ライブ・トラフィックの物理レイヤが測定できます。新しいデュアル・デシジョン・ポイント・アーキテクチャにより、クロック信号があれば標準のアイ／マスク測定に加え、ジッタ、BER等高線、Qファクタなどのパラメータも測定できます。ジッタ・マップのオプションを追加することにより、ライブ・データのジッタを詳細に分離することができます。不明な予測できないパターン、またはレート・マッチングのためのワード挿入があっても、手間取ることがありません。1ボタンで物理レイヤテストを実行できるため、トラブルシュートが容易になります。

ユーザ・インタフェース

ユーザ・インタフェースの優れた操作性：

簡単な操作
論理的なレイアウトと操作
複数の方法による画面間の移動
必要なときに明確な情報が得られる
カラー・コーディングにより非標準な状態を警告

UIセットアップ画面

パターン・エディタ、パターン・セグメント・エディタ、およびパターン・シーケンサは、すべて単一の独立した画面に表示されるため、少なくとも1280×1024の解像度を持つ、VGA互換モニタを用意する必要があります。

パターン／シーケンス・エディタ

物理レイヤテスト表示

以下の物理レイヤ・テスト・オプションが利用可能です。

BER等高線テスト
- 同じアクイジション回路からアイ・ダイアグラムも測定することで、優れた相関性が得られる
- 必要に応じて遅延を校正することによる正確なサンプリング・ポイント
- 自動スケーリング、ワンボタン測定
- 測定時間を増やし、カーブ・フィットを繰り返し更新することによる測定データからの等高線を外挿
- CSVフォーマットによる簡単なデータ・エクスポート
- 10^－6～10^－16進のステップによる等高線

ベーシック・ジッタ測定
- T11.2 MJSQ BERTScan法（バスタブ・ジッタとも呼ばれる）
- ユーザ定義レベルのトータル・ジッタの迅速で正確な外挿による詳細測定、または直接測定
- MJSQで規定されるランダム成分とデターミニスティック成分の分離
- 遅延校正による正確なポイント
- CSVフォーマットによるデータ・エクスポート
- 簡単なワンボタン測定
- ユーザ定義の振幅スレッショルド・レベルまたは自動選択
- MJSQで定義されているように、BERの選択開始によりロング・パターンを使用したときの精度を向上

Qファクタ測定
- アイの中央における垂直交差部分のワンボタン測定
- システム・ノイズの影響を簡単に表示
- CSVフォーマットによるデータのエクスポート
等高線の適合性
- XFP/XFI、OIF CEIなどの規格に対するトランスミッタのアイ性能検証
- コンプライアンス・マスクと測定マスクを重ね合わせることで、デバイスが指定されたBER性能を満たしていることを確認

ライブ・データ解析オプション

ライブ・データ・オプションは、未知または繰返しのないトラフィックのパラメータを測定するオプションです。送信側と受信側のクロック・レートを合わせるために、システムなどに挿入されるダミー・ビットのトラフィックを含みます。プロービング・ライン・カードなどにも適しています。

このオプションは、2つあるフロントエンド・デシジョン回路のうちの1つを使用し、アイの中心に置くことで各ビットが1か0を判定します。もう1つのデシジョン回路でアイの周辺をプローブしてパラメータ性能を判定します。この方法は物理レイヤの問題には有効ですが、1を送ろうとして0が送られるようなプロトコル問題による論理問題は特定できません。

ライブ測定は、BER等高線、ジッタ・ピーク、ジッタ・マップ、Qファクタを使用して実行されます。アイ・ダイアグラム測定は、このオプションを使用しなくてもライブ・データで実行でき、同期クロックが利用できます。

ライブ・データ解析オプションは物理レイヤ・テスト・オプションが必要であり、フルレート・クロックで使用する必要があります。

PatternVuイコライゼーション・プロセス・オプション

PatternVu¹は、BERTScopeにいくつかの強力なプロセス機能を追加します。

¹PatternVuは、900Mbps以上のデータ・レートで動作します。

エラー解析

エラー解析はエラーに関する強力な表示機能であり、存在的なパターンを簡単に表示することができます。アイ・ダイアグラムの特定の部分に簡単に着目し、BERTScopeのサンプリング・ポイントを移動し、正確な場所で発生するパターン感度を調べます。例えば、遅いエッジ、早いエッジと関係しているパターンを直接調べることができます。

BERTScopeファミリでは、多くの表示機能が標準で装備されています。

Error statistics：ビット／バースト・エラー・カウント、レートの表形式

Error Statisticsによるビット／バースト発生に関するリンク性能

Strip chart：ビット／バースト・エラー・レートのストリップ・チャート

Strip Chart による、時間に対するビット／バースト・エラー性能。トラブルシュートにおける温度サイクルなどで有効

Burst length：さまざまな長さのエラー発生回数のヒストグラム
Error free interval：さまざまなエラー・フリー間隔の発生回数のヒストグラム
Correlation：エラー発生箇所とユーザ設定されたブロック・サイズまたは外部マーカ信号入力の相関性を示すヒストグラム
Pattern sensitivity：テスト・パターンとして使用されるビット・シーケンスの各ポイントにおけるエラー数のヒストグラム
Block errorsユーザ設定のブロック・サイズのデータ間隔と、その中で変化するエラー数の発生回数を示すヒストグラム

Pattern Sensitivityは、エラー・イベントがパターンに関連したものかどうかを調べる。問題となりそうなパターン・シーケンスを示し、PRBSまたはユーザ定義のパターンで動作する

Forward Error Correction（前方向誤り訂正）エミュレーション・オプション

BERTScopeが装備する特許のエラー特定機能により、テストにおけるエラー発生場所を正確に特定することができます。リードソロモン・アーキテクチャなどのブロック・エラー訂正コードで標準のメモリ・ブロックをエミュレートすることにより、非相関データ・チャンネルからのビット・エラー・レート・データは仮想エラー・コレクタに送られ、推奨されるFEC手法によって検出することができます。ユーザはエラー訂正の強さ、インターリーブの深さ、消去機能を設定することができ、一般的なハードウェア訂正アーキテクチャとマッチングすることができます。

2Dエラー・マッピング

この解析により、テストで発見されたエラーから、エラー発生箇所の二次元のイメージを生成します。パケット・サイズまたはマルチプレクサ幅をベースとしたエラー・マッピングにより、エラーがパケットの特定の箇所から発生するものか、またはマルチプレクサに接続されたパラレル・バスの特定のビットで発生するものかがわかります。ビジュアル・ツールであるため、目視による相関性が確認でき、他のエラー解析技術でも検出の難しいエラー相関性が確認できることがあります。

エラー位置取込み
項目	概要
ライブ解析	連続
エラー・ロギング容量	最大2GBファイル・サイズ
エラー・イベント／秒	10,000
最大バースト長	32kb

ジッタ・トレランス・テンプレート

調整可能な項目：

さらに、選択したポイントにおけるテンプレートを外れたテストでのデバイス不良検出機能と、スクリーン・イメージまたはCSVファイルでのデータ・エクスポート機能があります。

エラー位置解析によるデバッグ

エラー解析－次の例では、アイ・ダイアグラム表示とBERがリンクしており、メモリ・チップ・コントローラの設計問題を検出し、解決しています。左上のアイ・ダイアグラムはアイが交差する部分を示しており、アイの主要部分に比べて発生頻度が低いことを示しています。BERのデシジョン・ポイントを移動すると、間欠的なイベントを表示できます。エラー解析によると、No.24に関連していることを示しています。IC内の異常を詳細に調べると、システム・クロックは出力データ・レートの1/24であることがわかりました。クロックのパスを離すように再設計することで、右上に示すようにクリーンな波形になりました。

エラー解析の例

ジッタ・マップ・オプション

ジッタ・マップ¹・オプションは、自動ジッタ分離とロング・パターン・ジッタ・トライアンギュレーションを提供します。デュアル・ディラックによるトータル・ジッタ（TJ）、ランダム・ジッタ（RJ)、デターミニスティック・ジッタ（DJ）以上のBERベースのジッタ分離を包括的サブコンポーネントセットに拡張します。PRBS-31などの非常に長いパターンの測定、分離も可能であり、まず短い同期データ・パターンから実行します。

このオプションの特長を以下に示します。

DJの分離－有界非相関ジッタ（BUJ）、データ依存性ジッタ（DDJ）、シンボル間干渉（ISI）、デューティ・サイクル歪（DCD）、F/2（またはF2）ジッタを含むサブレート・ジッタ（SRJ）²
1×10^－12以上のBERベースのダイレクト（非外挿）トータル・ジッタ（TJ）測定
RJのための長いパターンのDDJの間違いを防ぐための、相関／非相関ジッタ成分の分離
データ・パターンの個々のエッジから測定したRJ RMSのビジュアル化
100GbEアプリケーションにおけるJ2、J9ジッタ測定
他の計測器では測定できない詳細なジッタ測定－エンファシス・ジッタ（EJ）、非相関ジッタ（UJ）、データ依存性パルス幅収縮（DDPWS）、非シンボル間干渉
直感的でわかりやすいジッタ・ツリー

¹ジッタ・マップは900Mbps以上のデータ・レートで動作します。

²SRJおよびF/2ジッタは、（すべての構成で）最高11.2Gbpsで動作します。

ストレス・ライブ・データ・オプション

BERTScopeのStressed Live Dataソフトウェア・オプションは、デバイスが実際の環境で遭遇するようなビット・シーケンスでデバイスにストレスを加えるように、実際のデータ・トラフィックにさまざまなストレスを加えることができます。ストレスを加えたライブ・トラフィックでテストできるため、デバイスの限界性能がわかり、製品を市場に投入する前の確認に役立ちます。

BERTScopeで利用可能な校正されたストレスに含まれるもの：正弦波ジッタ（SJ）、ランダム・ジッタ（RJ）、有界非相関ジッタ（BUJ）、正弦波間干渉（SI）、F/2ジッタ、拡散スペクトラム・クロッキング（SSC）
BERTScopeの最高レートまでのデータ・レートをサポート
フルレート・クロックでは11.2Gbpsまで、ハーフレート・クロックでは11.2Gbps以上が必要

シンボル・フィルタリング・オプション

シンボル・フィルタリングにより、レシーバ・テストのループバックで使用されるビット・ストリームに挿入される非デターミニスティックな数のクロック補正シンボルを含む入力データにおいて、ジッタ・トレランス・テストを含む非同期BERテストを行うことができます。

USB 3.1、SATA、SAS、PCI Express の非同期レシーバ・テストをサポート
ユーザ定義のシンボルは、入力データから自動的にフィルタリングされ、同期を維持
エラー・ディテクタはフィルタリングされるビットのカウントを維持することで正確なBER測定が可能になる

パターン・ジェネレータの仕様

すべての仕様は、特に断りのないかぎり保証値です。すべての仕様は、特に断りのないかぎり、すべての機種に適用されます。

特に断りのない限り、立上り時間は20%～80%で測定されます。仕様に示した値は、20分間のウォームアップ後に有効になります。仕様は予告なく変更されることがあります。

データ出力

データ・レート・レンジ

BSX125型: 0.6～12.5Gbps
BSX240型: 1～24Gbps
BSX320型: 1～32Gbps

フォーマット: NRZ

極性: 正極性または反転

可変クロスオーバ: 30～70%

パターン

ハードウェア・パターン: 業界標準の疑似ランダム（PRBS）：2ⁿ－1（n = 7、11、15、20、23、31）
RAMパターン: 128ビットから全体で512Mビットまで（128のパターン・シーケンサ・ステートをサポート）
ライブラリ: SONET/SDH、k28.5やCJTPATをベースとしたFibre Channel、2ⁿパターン（n = 3、4、5、6、7、9）、2ⁿのマーク密度パターン（n ＝ 7、9、23）など

パターン・シーケンサ

パターン・メモリに対する間接アクセスを実装

モード

ビット・モード－プロトコル処理は適用されない

プロトコル・アウェア・モード－サポートされるプロトコルに、プロトコル処理が適用される

シーケンサ・ステート

最大128パターンのパターン・シーケンサ・ステート

ループ・レベル

2レベル（ループあたり最大繰返し数は1M）

パターン・セグメント・サイズ

128ビット～最大メモリ・サイズ（最小単位は1ビット）

プロトコル・モード

プロトコル・ブロックの処理単位：

PCIe Gen3/Gen4：128b/130bブロック×1

USB 3.1 SSP：128b/132bブロック×1

8b/10b：8b/10bシンボル×1～16

プロトコル処理

プロトコル・アウェア・モードの処理：

プロトコル・ブロックへのシンボルのパッケージング

シンボル・エンコーディング（8b/10b）

データ・スクランブル（すべてのプロトコル）

DCバランス（PCIe Gen3/4、USB 3.1 SSP）

エラー挿入

長さ: 1、2、4、8、16、32、64ビット・バースト
周波数: シングルまたは繰返し

データ出力振幅とオフセット

コンフィグレーション: 差動出力、ペアのそれぞれは終端、振幅、オフセットに個別に設定可能

インタフェース: DCカップリング、50Ωバック・ターミネーション、APC-3.5コネクタ。75Ω校正は選択可能、他のインピーダンスはキーパッド入力。Planar Crown®アダプタの使用で、他のコネクタ・タイプに変更可能

プリセット・ロジック・ファミリ: LVPECL、LVDS、CML、ECL、SCFL

終端電圧: 可変：－2～＋3V、プリセット：＋1.5、＋1.3、＋1、0、－2V、ACカップリング

許容振幅、終端、オフセット

次の図を参照してください。

最大スイング

許容される振幅スイングは0.050～1.8Vで、次のグラフのグレーの領域内にあること。例えば、SCFLの終端電圧は0Vであり、点線の矢印の範囲（約0～－0.9V）で動作し、動作範囲内に収まる。

許容される振幅とオフセット

データ出力のディエンファシス（Opt。TXEQ）

データ・イコライゼーションのタイプ: 4タップFIR
1プリカーソル、2ポストカーソルとして構成

データ・イコライゼーションのタップの範囲

注：出力振幅の仕様を超える数のカーソルは使用できません。

プリカーソル1: ±12dB
ポストカーソル1: ±20dB
ポストカーソル2: ±12dB

データ・イコライゼーションのタップの符号: ±1、すべてのタップについて、タップの符号は独立

データ・イコライゼーションのタップの分解能: 0.1dB

データ・イコライゼーションのタップの確度: ±1dB

クロック出力

周波数レンジ

11.2Gbps以上のビット・レートでは、最大クロック出力周波数はハーフレートになります。

BSX125型: 0.6～11.2GHz
BSX240型: 1～12GHz
BSX320型: 1～16GHz

位相ノイズ: －90dBc/Hz以下（10kHzオフセット）（代表値）

分周クロック出力: Opt. STR のみ（以下の「クロック・パスの詳細」を参照）

クロック出力振幅とオフセット

コンフィグレーション: 差動出力、ペアのそれぞれは終端、振幅、オフセットに個別に設定可能

インタフェース: DCカップリング、50Ωバック・ターミネーション、APC-3.5コネクタ。75Ω校正は選択可能、他のインピーダンスはキーパッド入力。Planar Crown®アダプタの使用で、他のコネクタ・タイプに変更可能

プリセット・ロジック・ファミリ: LVPECL、LVDS、CML、ECL、SCFL

終端電圧: 可変：－2～＋2V、プリセット：＋1.5、＋1.3、＋1、0、－2V、ACカップリング

許容振幅、終端、オフセット

次の図を参照してください。

最大スイング

許容される振幅スイングは0.25～2.0Vで、次のグラフのグレーの領域内にあること。例えば、SCFLの終端電圧は0Vであり、点線の矢印の範囲（約0～－0.9V）で動作し、動作範囲内に収まる。

許容される振幅とオフセット

データ／クロック波形の性能

立上り時間: 25ps（最大）、23ps（代表値、10～90%）、1V振幅＠8.0Gbps

ジッタ

BSX125型, BSX240型: 500fs未満のRMSランダム・ジッタ（@10.3125Gbps）、代表値
BSX320型: 8ps_p-p以下のTJ（@28.05Gbps）代表値
300fs以下のRMSランダム・ジッタ（@28.05Gbps）、代表値

クロック/データ遅延

範囲

1ビット周期以上のすべてにおいて

最高1.1GHz: 30ns
1.1GHz以上: 3ns

分解能: 100fs

自己校正: 温度またはビット・レートが変化した場合の測定時は、自己校正が促される。自己校正は10秒以内に完了

前面パネルのジェネレータ接続

BERTScopeのクロックとして外部クロック・ソースが使用可能。ストレス機能を装備した機種は、5,000ppm以上のSSCを持った外部信号を含んだ入力クロックにストレス信号を付加することが可能

周波数レンジ

BSX125型: 0.6～12.5GHz
BSX240型: 1～24GHz
BSX320型: 1～32GHz

公称パワー: 0dBm

最大入力: 2.0V_p-p（＋10dBm）

リターン・ロス: －6dB以下

インタフェース: 50Ω SMA（Fe）、DCカップリング、終端電圧は選択可能

HFジッタ（Opt. STRのみ）

2つのジッタ挿入入力のうちの1つ。必要に応じてSJ、RJ、BUJが使用可能。

周波数レンジ: DC～1.0GHz

ジッタ振幅レンジ: 最大0.5UI

入力電圧レンジ: 0～2V_p-p（＋10 dBm）、通常動作範囲
6.3V_p-p（＋20dBm）、最大非破壊入力

データ・レート・レンジ

BSX125型: 1.5～12.5Gbps
BSX240型: 1.5～24Gbps
BSX320型: 1.5～32Gbps

インタフェース: SMA（Fe）、50Ω、DCカップリング（0V）

サブレート・クロック出力

BERTScopeの標準機種ではクロックの分周比は4です。BERTScopeのOpt. STRでは追加機能があります。

メイン・クロック出力で利用可能なマルチレート、サブレート分周比（Opt. STRを使用）

データ・レート（Gbps）	メイン・クロック出力比	サブレート・クロック出力比 ¹
600～750Mbps	1、2、4、5、6、7、8、9、10、12、14、16、18、20、24、32、36	1、2、4
0.75～3Gbps	1、2、4、5、6、7、8、9、10、12、14、16、18、20、24、30、32、32、35、36、36、40、42、45、48、50、54、56、60、64、70、72、80、81、84、90、98、108、112、126、128、144、162	1、2、4、8
3～6Gbps	1、2、4、5、6、7、8、9、10、12、14、16、18、20、24、30、32、32、35、36、36、40、42、45、48、50、54、56、60、64、70、72、80、81、84、90、98、100、108、112、120、126、128、140、144、160、162、168、180、192、196、216、224、252、256、288、324	1、2、4、8、16、32
6～11.2Gbps	1、2、4、5、6、7、8、9、10、12、14、16、18、20、24、30、32、32、35、36、36、40、42、45、48、50、54、56、60、64、70、72、80、81、84、90、98、108、112、126、128、140、144、144、160、162、162、168、180、192、196、200、216、224、240、252、256、280、288、320、324、360、384、392、432、448、504、512、576、648	1、2、4、8、16、32、64
11.2～12Gbps	2、4、8、10、12、14、16、18、20、24、28、32、36、40、48、60、64、64、70、72、72、80、84、90、96、100、108、112、120、128、140、144、160、162、168、180、196、200、216、224、240、252、256、280、288、320、324、336、360、384、392、432、448、504、512、576、648	2、4、8、16、32、64
12～32Gbps	2、4、8、10、12、14、16、18、20、24、28、32、36、40、48、60、64、64、70、72、72、80、84、90、96、100、108、112、120、128、140、144、160、162、168、180、196、216、224、252、256、280、288、288、320、324、324、336、360、384、392、400、432、448、480、504、512、560、576、640、648、720、768、784、864、896、1008、1024、1152、1296	2、4、8、16、32、64、128

¹サブレート・クロック・コネクタは、11.2Gbpsまでのフルレート・ストレス・クロック、または11.2Gbps以上のハーフレート・ストレス・クロックも出力できます。

振幅レンジ: 0.6V_p-p、公称値、0V付近を中心とする

トランジション時間: 500ps未満

インタフェース: SMA（Fe）、50Ω、DCカップリング（0V）

トリガ出力

外部テスト機器に対してパルス・トリガを供給。2つのモードを持つ。

分周クロック・モード：クロック・レートの1/256のパルス
パターン・モード：パターン（PRBS）または固定位置（RAM パターン）のプログラマブル・ポジションにおけるパルス

ストレス変調機能のある機種の場合

最小パルス幅: 128クロック周期（モード1）
512クロック周期（モード2）

トランジション時間: 500ps未満

ジッタ（p-p、データ～トリガ）: 10ps未満（代表値）

出力レベル: CML、＞300mV_p-p、－250mV付近を中心とする

インタフェース: 50Ω SMA（Fe）

正弦波干渉出力

SINE INTERFERENCE OUT＋／－出力により、ミックスド・シグナルの正弦波が提供されるため、均一な干渉信号を生成するために使用できる。2つの内蔵干渉チャンネルが提供されており、前面パネルの2つの出力で、それぞれの出力を同相または異相のいずれかに選択が可能。BSXCOMBキット（オプション）を使用することで、外部でBSXのデータ出力と結合された信号を、コモン・モード（CM）や差動モード（DM）の干渉に供給できる

周波数レンジ: 2MHz～6,000MHz

振幅¹

SINE INTERFERENCE OUT＋: 0～2,000mV（チャンネル1とチャンネル2の振幅の合計）
SINE INTERFERENCE OUT－: 0～2,000mV（チャンネル1とチャンネル2の振幅の合計）

¹外部コンバイナ（BSXCOMB型）を使用するときに、追加される干渉は、全振幅の5分の1です。

モード選択

チャンネル1: 同相、異相、シングルエンド（SINE INTERFERENCE OUT＋のみ）
チャンネル2: 同相、異相、シングルエンド（SINE INTERFERENCE OUT－のみ）

インタフェース: 50Ω差動、SMA（Fe）、DCカップリング（0V）

後部パネルのパターン・ジェネレータ接続

さまざまな機器からの複数のデータ・ストリーム・パターンを同時に同期させる場合

ロジック・レベル: LVTTL（ロー：＜0.5V、ハイ：＞2.5V）

スレッショルド: ＋1.2V（代表値）

最大非破壊入力レンジ: －0.5V～＋5.0V

最小パルス幅: 128シリアル・クロック周期

最大繰返しレート: 512シリアル・クロック周期

インタフェース: SMA（Fe）、1kΩ以上のインピーダンス（0V）

ページ選択（シーケンサの進行）

外部制御により、パターン・シーケンサのステートを進行させることが可能。立上り／立下りエッジ・トリガは、ソフトウェアにより制御が可能

ロジック・レベル: LVTTL（ロー：＜0.5V、ハイ：＞2.5V）

スレッショルド: ＋1.2V（代表値）

最大非破壊入力レンジ: －0.5V～＋5.0V

最小パルス幅: 1パターン長

インタフェース: SMA（Fe）、1kΩ以上のインピーダンス（0V）

低周波ジッタ入力（Opt. STRのみ）

LF JIT IN入力を使用することで、外部低周波ジッタ・ソースを使用してストレス・パターン・ジェネレータ出力を変調することが可能。

周波数レンジ: DC～100MHz

ジッタ振幅レンジ: 1.1nsまで、他の内蔵低周波変調と組み合わせ可能

入力電圧レンジ: 0～2V_p-p（＋10dBm）、通常動作範囲
6.3V_p-p（＋20dBm）、最大非破壊入力

データ・レート・レンジ

BSX125型: 最大12.5Gbps
BSX240型: 最大24Gbps
BSX320型: 最大32Gbps

インタフェース: SMA（Fe）50Ω、DCカップリング（0V）

低周波正弦波ジッタ出力（Opt. STRのみ）

BERTScopeの2つの位相を同相、逆相に合わせる（LF SIN OUT出力）

周波数レンジ: GUIにより内部SJを設定

振幅: 2V_p-p、0V付近を中心とする

インタフェース: 50Ω SMA（Fe）、ACカップリング

リファレンス入力

BERTScopeを他の機器の外部周波数リファレンスにロック

周波数

クロック・シンセサイザのモード: 10MHz、100MHz、106.25MHz、133.33MHz、156.25MHz、166.67MHz、または200MHz
リファレンス・クロック・マルチプライヤのモード: 10MHz～200MHz

振幅: 0.325～1.25V_p-p（－6～＋6dBm）

インタフェース: 50Ω SMA（Fe）、ACカップリング

リファレンス出力

他の機器とロックするための周波数リファレンスを提供

コンフィグレーション: 差動

周波数: 10MHz、100MHz、106.25MHz、133.33MHz、156.25MHz、166.67MHz、または200MHz

振幅: 1V_p-p（＋4dBm）ノーマル、各出力、（2V_p-p差動）

インタフェース: 50Ω SMA（Fe）、ACカップリング

パターン・ジェネレータのクロック・パス

BSXシリーズのクロック・パスの詳細

ストレス機能を備えた機種のクロック・パスの機能ブロック図

**機種によっては外部クロックにストレスを加えることが可能。ストレス動作レンジは1.5～11.2Gbps。外部クロックのデューティ・サイクルは50%±2%。

BSXシリーズBERTScopeは、ダブル・データ・レート（DDR）アーキテクチャを使用して、11.2Gbps以上のデータ・レートで動作します。11.2Gbps以上のデータ・レートで動作するときは、クロック出力は、データ・レートの1/2になります。外部クロックは、フルまたはハーフのデータ・レートに設定できます。フルレートを選択した場合、入力周波数が11.2GHz以上になるとパターン・ジェネレータはDDRモードで動作します。

この比は、内蔵クロックの場合にのみ適用されます。ハーフレートを選択するか、フルレートを選択してクロック・レートが11.2GHz以上の場合、外部クロックは半分のレートで出力されます。

メイン・クロック出力で設定される最小データ・レートは、BSX125型では600Mbps、BSX240型とBSX320型では1Gbpsです。設定された最小データ・レート以下の分周レートで動作する場合、出力は非校正となります。

リファレンス・クロック・マルチプライヤ

リファレンス・クロック・マルチプライヤ（RCM）は、位相ロック・ループ（PLL）の1つであり、後部パネルのREF INに入力される信号に乗算処理を行うことで、ジェネレータのクロックを生成します。最高の性能を得るために、入力リファレンスには、REF INの仕様の最大値に近い高速なスルー・レートと振幅を持つ、低ジッタの信号を使用することをお勧めします。

サポートされる規格

次の表は、RCMの公称帯域幅やピーキングなど、サポートされている規格が選択されたときの、それぞれのパラメータの一覧を示しています。

規格	リファレンス・クロック入力（MHz）	倍率	データ・レート（Gbps）	PLLのループ帯域（MHz、代表値）	ピーキング（dB、代表値）
PCIe 4	100	160	16	3.5	1.5
PCIe 3	100	80	8	3.5	1.5
PCIe 2	100	50	5	5.5	0.75
PCIe 1	100	25	2.5	5	2
SD UHS-II Gen 2	52～104	30	1.56～3.12	2	1.5
SD UHS-II Gen 2	52～104	60	3.12～6.24	2	1.5
MIPI M-PHY	19.2 ¹	65/76/130/ 152/260/304	1.248/1.4592/2.496/ 2.9184/4.992/5.8368	2	1.5
	26	48/56/96/ 112/192/224	1.248/1.456/2.496/ 2.912/4.992/5.824	2	1.5
	38.4	32.5/38/65/ 76/130/152	1.248/1.4592/2.496/ 2.9184/4.992/5.8368	2	1.5
	52	24/28/48/ 56/96/112	1.248/1.456/2.496/ 2.912/4.992/5.824	2	1.5
汎用	10～200	任意の整数	1～32 ²	0.15	1.5

¹MIPI M-PHYのリファレンス・クロックが19.2MHzおよび26MHzの場合、REFINのデューティ・サイクルは50%になります。

²表記のデータ・レートは、BSX320型の仕様です。BSX125型のレンジは、0.6～12.5Gbps、BSX240型のレンジは1～24Gbpsです。

SSC耐性

リファレンス・クロック・マルチプライヤは、汎用以外の何らかの規格が選択された場合には、REF IN入力に拡散スペクトラム・クロッキング（SSC）が存在していても耐えられるように設計されています。対応できるSSCは、アップ・スプレッド、センター・スプレッド、アップ・スプレッドです。次の図は、SSCの周波数が20～40kHzの場合に、通常RCMが許容できるSSCの最大量を示しています。

ストレス機能

動作ビット・レート

SJの振幅はビット・レートや変調周波数とは独立している

BSX125型: 1.5Gbps～12.5Gbps
BSX240型: 1.5Gbps～24.0Gbps
BSX320型: 1.5Gbps～32.0Gbps

最小変調周波数: 1kHz

最大変調周波数: 100MHz

変調周波数分解能: 100Hz

最大変調振幅

1,100psレンジ

1,100ps（22.4Gbps未満、SJ周波数：1MHz以下）

900ps（22.4Gbps以下、SJ周波数：10MHz）

400ps（22.4Gbps以下、SJ周波数：40MHz）

100ps（22.4Gbps以下、SJ周波数：100MHz）

270psレンジ¹

270ps（10～28.5Gbps、SJ周波数：40MHz以下）

260ps（10～28.5Gbps、SJ周波数：40MHz超、80MHz以下）

250ps（10～28.5Gbps、SJ周波数：80MHz超、100MHz以下）

130psレンジ

130ps（10～32Gbps、SJ周波数：100MHz以下）

¹270psの変調器のレンジは、HFSJ、BUJ、外部HFジッタ、またはRJが有効なとき、50ps低下します。

有界非相関ジッタ（BUJ）

動作ビット・レート

BSX125型: 1.5Gbps～12.5Gbps
BSX240型: 1.5Gbps～24.0Gbps
BSX320型: 1.5Gbps～32.0Gbps

最小変調周波数: 100MHz

最大変調周波数: 2,000MHz

変調周波数分解能: 100kHz

最大変調振幅

0.5UI

外部HFジッタ、BUJ、HFSJ、およびRJの合計が0.5UI未満である必要がある。

変調パターン: PN7

パターン・フィルタ

ビット・レート（Mbps）	フィルタ帯域（MHz）
100～499	25
500～999	50
1,000～1999	100
2000	200

RJ（ランダム・ジッタ）

動作ビット・レート

BSX125型: 1.5Gbps～12.5Gbps
BSX240型: 1.5Gbps～24.0Gbps
BSX320型: 1.5Gbps～32.0Gbps

最小変調スペクトラム

10MHz（標準モード）

1.5MHz（PCIe2モード）

最大変調スペクトラム

1,000MHz（標準モード）

100MHz（PCIe2モード）

最大変調振幅

0.5UI

外部HFジッタ、BUJ、およびRJの合計が、0.5UI未満である必要がある。

波高率: 16

高周波SJ（HFSJ）

動作ビット・レート

BSX125型: 1.5Gbps～12.5Gbps
BSX240型: 1.5Gbps～24.0Gbps
BSX320型: 1.5Gbps～32.0Gbps

最小変調周波数: 100MHz

最大変調周波数: 1,000MHz

最大変調振幅

0.5UI

外部HFジッタ、BUJ、HFSJ、およびRJの合計が0.5dB未満である必要がある。

拡散スペクトラム・クロックと位相変調

シンセサイザのクロック出力を変調。変調はメイン／サブレート・クロック出力（サブレート出力選択の状態に関係なく）、データ出力、トリガ出力に影響

モード: SSC、位相変調（正弦波）

データ・レート・レンジ: BERTScopeのすべてのレンジ

SSCの波形形状: 三角波または正弦波

SSC周波数レンジ: 20kHz～40kHz

SSC変調レンジ

16,666ppm（6Gb/sおよび12Gb/s）

12,500ppm（8Gb/sおよび16Gb/s）

レンジ対データ・レートについては、"最大SSC変調"のグラフを参照

SSCの変調分解能: 1ppm

SSCの変調形式: ダウン・スプレッド、センター・スプレッド、アップ・スプレッド

PM周波数レンジ: 10Hz～4MHz

PM周波数分解能: 1Hz

PM変調レンジ：10Hz～2.5kHzの変調周波数

データ・レート（d）	最大変調
11.2≦d≦32Gbps	19200UI
6≦d≦11.2Gbps	9600UI
3≦d＜6Gbps	4800UI
1.5≦d＜3Gbps	2400UI
0.75≦d＜1.5Gbps	1200UI
2.5kHz以上の変調周波数では低減される。	位相変調レンジのグラフを参照。

SSCとPMの組み合わせによる制限

上の表に記載されたSSCとPMの最大制限値を参考にしながら、以下のグラフを参照してください。

F/2ジッタ生成オプション（Opt. F2。Opt. STRも必要）

F/2またはサブレート・ジッタは、低速なデータ・レート・ストリームが2倍以上多重化された高速データ・レート・システムで見られます。多重されたクロックの対称性が損なわれた場合のジッタ結果は、奇数ビットとは異なるすべての偶数ビットのパルス幅の変化となります。従来のDCDとは異なり、F/2ジッタはビットのロジック・ステートからは独立しています。F/2ジッタは、802.3ap（10GbバックプレーンEthernet）などの規格のコンプライアンス・テストで使用されるストレスの一部です。

サポートするデータ・レート: 8.0および10.3125Gbps

変調レンジ: 0～5.0% UI

拡張ストレス生成

PCIe 2.0の仕様で規定されるレシーバのコンプライアンス・テストで必要となるストレス・ジェネレータを追加し、BERTScopeに装備されます。

クロック周波数レンジ: 最大22.4Gbps

LFRJの変調レンジ: 0～1.1ns ¹

¹1,100psの変調器が選択されると、制限が適用されます。別の変調器が選択された場合は、レンジが低下します。

LFRJ周波数レンジ: 帯域制限：10kHz～1.5MHz、PCIe 2.0の仕様にロールオフ

rSSC変調レンジ: 0～368ps¹（5Gbps）

¹他の低周波変調と組み合わせ可能

rSSC周波数レンジ: 1～35kHz

選択可能な帯域: 拡張ストレスは、通常の広帯域のRJジェネレータに選択可能な帯域制限も追加します。

RJ周波数（ノーマル・モード）: 帯域制限：10MHz～1GHz

RJ周波数（PCIEモード）: 帯域制限：1.5～100MHz、PCIe 2.0の仕様にロールオフ

エラー・ディテクタの仕様

コンフィグレーション: シングルエンド

周波数レンジ

BSX125型: 0.6～12.5Gbps
BSX240型: 1～24Gbps
BSX320型: 1～32Gbps¹

¹26～32Gbpsでは、入力ディテクタは半分のレートで動作（偶数または奇数ビットを使用）

データ、クロックのインタフェース

コネクタ: 3.5mm

インピーダンス: 50Ω

スレッショルド電圧: －2～＋3.5V

スレッショルド・プリセット: LVPECL、LVDS、LVTTL、CML、ECL、SCFL

終端電圧: 可変：－2～＋3 V
プリセット：＋1.5、＋1.3、＋1、0、－2V、ACカップリング

最大非破壊入力電圧: －3V_Peak、＋4V_Peak、どのコネクタにも適用

ディテクタのクロック/データ遅延

範囲

1ビット周期以上のすべてにおいて

最高1.1GHz: 30ns
1.1GHz以上: 3ns

分解能: 100fs

自己校正: サポート対象－温度またはビット・レートが変化した場合の測定時は、自己校正が促される。自己校正は10秒以内に完了

データ入力

データ・レート・レンジ

BSX125型: 0.5～12.5Gbps
BSX240型: 1～24Gbps
BSX320型: 1～32Gbps

コンフィグレーション: 差動

フォーマット: NRZ

極性: 正極性または反転

スレッショルド・アライメント: 差動クロス・ポイントに自動アライメント可能

感度

シングルエンド: 100mv_p-p（代表値）
差動: 50mV_p-p（代表値）
最大スウィング入力信号: 2V_p-p

固有のトランジション時間: 16ps（代表値）、10/90%、シングルエンド（20GHz以上のディテクタ帯域と等価）。入力で測定、ECLレベル

ハードウェア・パターン: 業界標準の疑似ランダム（PRBS）：2ⁿ－1（n = 7、11、15、20、23、31）

RAMパターン

ユーザ定義: 128ビット～512Mb、1ビット・ステップ
ライブラリ: SONET/SDH、k28.5、CJTPATをベースとしたFibre Channel、2ⁿパターン（n＝3、4、5、6、7、9）、2ⁿのマーク密度パターン（n＝7、9、23）など

RAMパターン取込み: 512MBまでの入力データを取込み。取込んだデータは編集し、パターン・ジェネレータ、エラー・ディテクタ、または両方に送る

RAMパターン取込モード

ワード長による取込み: 取込みワード長が選択されると、ディテクタのパターン・メモリに取込む
トリガによる取込み: 後部パネルのDetector Startがハイになると取込み始め、許容最大長または入力がローになるまで取込む
トリガからのワード長で取込: Detector Start入力の初期化されたワード長で取込み始め、あらかじめ設定したワード長まで取込む

ディテクタ・パターン・マッチ

ユーザ定義のディテクタ・パターン・マッチング（オプション）を使用して、ジェネレータのシーケンサ・ステートの進行やイベントベース・トリガの作成が可能。刺激応答のフィードバック（プロトコル・ハンドシェイク）に対して、独自のリンク・ステート・トラバース機能の作成が可能

モード

ビット型シーケンサ・モード－プロトコル処理は適用されない

プロトコル・アウェア・モード－サポートされるプロトコルに、プロトコル処理が適用される

ビット・モード

4つの汎用パターン・マッチが利用可能。入力データ・ストリーム中の最大128ビット長の任意のパターンを検出（ビット・マスクを使用可能）

プロトコル・アウェア・シーケンサ・モード

ディテクタのプロトコルベースのパターン・マッチにおいて、16のパターン・マッチ要素を利用可能

PCIe Gen3/4、USB 3.1 SSP：デコードされたブロックのペイロード全体とのマッチングが可能（ビット・マスクを使用可能）

8b/10b：ブロック／シンボル・デコーディング後の16パターンの8ビット・シンボルとのマッチングが可能（ビット・マスクを使用可能）

同期－自動再同期

ワードあたり1以上のエラーを含む、128ビット・ワードまででユーザが設定した数で再同期を開始

BERTScopeバースト解析タイミング－BERTScopeワード・サイズは128ビット。PRBSペイロードのタイミング・ダイアグラムの例を示します。128ビット・ワードの境界がくるまでビット・カウントは開始しません。これは、ブランキング・パルス・トランジション後、同期が開始するまで最大127ビットはパスされることを意味しています。PRBSの場合、同期は通常5ワード、640ビットです。同様に、再度ブランキング信号のトランジション後、ビット測定は127ビットまで続きます。RAMベースのパターンは同期に時間がかかります。

マニュアル同期: ユーザにより再同期を開始

パターン・マッチング同期

Grab ‘n’ go: エラー・ディテクタは指定されたパターン長を取込み、次と比較する（高速な方法ですが、ロジック・エラーを無視する可能性があります）
Shift-to-sync: エラー・ディテクタはリファレンスRAMパターンとともに入力パターンを比較し、マッチするか見る。見つからない場合はパターンを1ビットシフトし、再度比較する（遅いが正確な方法）

エラー・ディテクタの基本測定: BER、受信ビット、再同期、クロック周波数でパターン・ジェネレータとエラー・ディテクタで測定

前面パネルのエラー・ディテクタ接続

ループ・ファイバの再循環またはチャンネル・トレーニング・シーケンスで有効。アクティブになっているとエラー原因を無視できる。ビット・カウント、エラー・カウント、BERはカウントされない。カウントが再度イネーブルになると再同期は起きない。

ロジック・ファミリ: LVTTL（ロー：＜0.5V、ハイ：＞2.5V）

スレッショルド: ＋1.2V

最小パルス幅: 128クロック周期

最大繰返しレート: 512シリアル・クロック周期

インタフェース: SMA（Fe）、1kΩ以上のインピーダンス（0V）

エラー出力

エラーが検出されるとパルスを出力する。長時間のモニタリング時にアラームによるトリガができる。

最小パルス幅: 128クロック周期

トランジション時間: 500ps未満

出力レベル: 1,000mV（公称値、0～1V ロー－ハイ）

インタフェース: SMA（Fe）

トリガ出力

外部テスト機器に対してパルス・トリガを供給。2つのモードを持つ：

クロック・レートの1/256^thのパルス

パターン・モード：パターン（PRBS）または固定位置（RAMパターン）のプログラマブル・ポジションにおけるパルス。

最小パルス幅: 128クロック周期（モード1）
512クロック周期（モード2）

トランジション時間: 500ps未満

トランジション時間: 振幅：300mV以上、オフセット：650mV

インタフェース: 50Ω SMA（Fe）

後部パネルのエラー・ディテクタ接続

エラー・ディテクタのリファレンス・パターン・メモリに入力データ取込みをトリガするために使用する。ハイ・レベルで取込み開始。

振幅: LVTTL（ロー：＜0.5V、ハイ：＞2.5V）

スレッショルド: ＋1.2V

最小パルス幅: 128シリアル・クロック周期

最大繰返しレート: 512シリアル・クロック周期

インタフェース: SMA（Fe）、1kΩ以上のインピーダンス（0V）

エラー・コリレーション・マーカ入力

外部信号により、エラー・データ・セットに時間マーカを付けることができる。

ロジック・ファミリ: LVTTL（ロー：＜0.5V、ハイ：＞2.5V）

スレッショルド: ＋1.2V

最小パルス幅: 128クロック周期

最大繰返しレート: 512シリアル・クロック周期

最大頻度: 4000マーカ/秒未満を推奨

インタフェース: SMA（Fe）、1kΩ以上のインピーダンス（0V）

一般性能

すべての仕様は、特に断りのないかぎり保証値です。すべての仕様は、特に断りのないかぎり、すべての機種に適用されます。

PC関連

ディスプレイ: TFTタッチ・スクリーン、640×480 VGA

タッチ・センサ: アナログ抵抗膜

CPU: Core2Duo以上

ハード・ディスク・ドライブ: 128GB以上

DRAM: 2GB以上

オペレーティング・システム（OS）: Microsoft Windows 7 Professional

リモート制御インタフェース: IEEE-488（GPIB）またはTCP/IP

サポート・インタフェース

VGAディスプレイ

USB 2.0（合計6ポート、前面：2、後部：4）

100BASE-T Ethernet LAN

IEEE-488（GPIB）

シリアルRS-232

物理特性

高さ: 220mm

幅: 394mm

奥行: 520mm

質量

機器単体: 25kg
梱包時: 34.5kg

消費電力: 460W

電圧: 100～240 VAC（±10%）、50～60Hz

環境条件

ウォームアップ時間: 20分

動作温度範囲: 10°C～35°C

動作湿度: 35℃において結露のないこと、15～65%

安全基準: LVD（低電圧指令）

ご注文の際は以下の型名をご使用ください。

BERTScope BSXシリーズ

共通のスタンダード・アクセサリ：ユーザ・マニュアル、電源ケーブル、マウス、低損失ショート・ケーブル（3本）

BSX125: BERTScope BSXシリーズ12.5Gbpsビット・エラー・レート・アナライザ
BSX240: BERTScope BSXシリーズ24Gbpsビット・エラー・レート・アナライザ
BSX320: BERTScope BSXシリーズ32Gbpsビット・エラー・レート・アナライザ

クロック・リカバリ・ユニット

CR125A: 12.5Gbpsクロック・リカバリ・ユニット
CR175A: 17.5Gbpsクロック・リカバリ・ユニット
CR286A: 28.6Gbpsクロック・リカバリ・ユニット

BSXオプション

Opt. FEC: Forward Error Correction（前方向誤り訂正）エミュレーション
Opt. UPM: ユーザ定義ディテクタ・パターン・マッチ
Opt. F2: F/2ジッタ生成（Opt. STRが必要）
Opt. J-MAP: ジッタ分離ソフトウェアの追加
Opt. LDA: ライブ・データ解析ソフトウェアの追加
Opt. STR: ストレス信号の生成
Opt. SLD: ストレス・ライブ・データ・オプション・ソフトウェアの追加（Opt. STRが必要）
Opt. TXEQ: 4タップTxイコライゼーションの追加
Opt. C3: 3年間の校正サービス
Opt. R3: 3年保証
Opt. R3DW: 製品保証期間1年＋2年の延長保証。（製品のご購入日から3年間）

推奨アクセサリ

BSXSICOMB: 正弦波干渉コンバイナ・キット
BSXPCI3EQ: PCIe Gen3用アイ・オープナー・キット
BSXPCI4EQ: PCIe Gen4用アイ・オープナー・キット
CR125ACBL: 高性能同遅延ケーブル・セット（SSC波形測定のBERTScopeおよびCRUに必要）
BSA12500ISI: 差動ISIボード
PMCABLE1M: 精密位相マッチング・ケーブル・ペア、1m
BSARACK: BSA/BSXシリーズ用ラックマウント・キット

	当社はSRI Quality System RegistrarによりISO 9001およびISO 14001に登録されています。
	製品は、IEEE規格488.1-1987、RS-232-Cおよび当社標準コード＆フォーマットに適合しています。