Current Language
×
Vietnamese (Vietnam)

Select a language:

Toggle Menu
Current Language
×
Vietnamese (Vietnam)

Select a language:

Contact us

Live Chat with Tek representatives. Available 6:00 AM - 4:30 PM

Call

Call us at

Available 6:00 AM – 5:00 PM (PST) Business Days

Download

Download Manuals, Datasheets, Software and more:

DOWNLOAD TYPE
MODEL or KEYWORD

Feedback

Measuring MOSFET Gate Charge with the 4200A-SCS Parameter Analyzer


Introduction

Power MOSFETs are used in a variety of applications and can be used as high-speed switching. The switching speed of the device is affected by internal capacitances, which is typically specified in data sheets in terms of Ciss and Coss, which are derived from the input gate and drain capacitance, Cgs and Cgd. In addition to specifying the capacitance, the gate charge (Qgs and Qgd) can also be used to assess the switching performance of the MOSFET.

One method of measuring the gate charge of a MOSFET gate charge is described in the JEDEC JESD24-2 standard, "Gate Charge Test Method". In this method, a gate current is forced while the gate to source voltage is measured as a function of time. From the resulting gate voltage waveform, the gate-source charge (Qgs), gate-drain charge (Qgd), and gate charge (Qg) are derived.

The 4200A-SCS Parameter Analyzer supports making MOSFET gate charge measurements using two source measure unit (SMU) instruments and the gate charge measurement test that's included on the system. This test is one of many included in the extensive Test Library provided in the 4200A-SCS Clarius+ Software Suite. This application note describes how to measure MOSFET gate charge based on the JEDEC Gate Charge Test Method using the 4200A-SCS Parameter Analyzer.

MOSFET Gate Charge Measurement Overview

In the Gate Charge Method, a fixed test current (Ig) is forced into the gate of a MOS, transistor and the measured gate source voltage (Vgs) is plotted against the charge flowing into the gate. A fixed voltage bias is applied to the drain terminal. Figure 1 shows the gate voltage vs. gate charge of a power MOSFET.

The gate charge (Q) is derived from the forced gate current and time, (Igdt). The gate-source charge (Qgs) is the charge required, as shown in Figure 1, to reach the beginning of the plateau region where the voltage (Vgs) is almost constant. The plateau (or Miller) voltage (Vpl) is defined, according to the JEDEC standard, as the gate-source voltage when dVgs/dt is at a minimum. The voltage plateau is the region when the transistor is switching from the OFF state to the ON state. The gate charge required to complete this switching—the charge needed to switch the device from the beginning of the plateau region to the end—is defined as gate-drain charge (Qgd) and is known as the Miller charge. The gate charge (Qg) is the charge from the origin to the point where the gatesource voltage (Vgs) is equal to a specified maximum (VgsMax).

 
MOSFET gate charge measurement graph showing voltage vs. gate charge of a power MOSFET
Figure 1. Typical gate voltage vs. gate charge of power MOSFET
 

S1 is the slope of the line segment from the origin to the first plateau point. S2 is the slope of the line segment from the last plateau point to the specified maximum gate voltage (VgsMax). The slopes are used to calculate Qgs and Qgd, as specified in the JESD24-2 standard.

Figure 2 shows typical gate and drain waveforms as a function of time. As current is forced to the gate, Vgs increases until it reaches the threshold voltage. At this point, the drain current (Id) begins to flow. When Cgs is charged up at time t1, Id stays constant and the drain voltage (Vd) decreases. Vgs remains constant until it reaches the end of the plateau. Once Cgd is charged at time t2, the gate-source voltage (Vgs) starts to increase again until it reaches the specified maximum gate voltage (VgsMax).

 
Graph showing gate and drain waveforms as a function of time
Figure 2. Vgs, Vd, and Id vs. time of MOSFET
 

Using the 4200A-SCS for MOSFET Gate Charge Measurements

The 4200A-SCS measures gate charge of a power MOSFET using two SMU instruments. Figure 3 illustrates the basic circuit diagram of the gate charge test. The Force HI terminal of one SMU (SMU1) is connected to the gate terminal of the MOSFET and forces the gate current (Ig) and measures the gate-source voltage (Vgs) as a function of time. A second SMU (SMU2) applies a fixed voltage (Vds) to the drain at a specified current compliance (Ib). The maximum compliance current of the 4200-SMU is 0.1 A; the maximum compliance of the 4210-SMU is 1 A.

During the gate charge test, the gate voltage increases and turns ON the transistor. During this transition in the plateau region, the drain SMU (SMU2) switches from voltage control to the current control mode, because the current exceeds the specified compliance level. The software returns the drain current transients and drain voltage during the transition from the OFF state to the ON state.

The MOSFET's source terminal is connected to the Force LO terminal or GNDU of the 4200A-SCS chassis.

 
MOSFET gate charge test configuration using two source measure unit (SMU) instruments
Figure 3. Gate charge test configuration using two SMU instruments.
 

Configuring the Clarius+ Software for MOSFET Gate Charge Measurements

The Gate Charge test is located in both the Test and Project Libraries, which can be found in the Select pane by searching for the phrase "gate charge". Once the test is found in the Test Library, it can be added to a project by selecting and adding it to the project tree. This test was created from the gate_charge user module in the GateCharge user library.

Enter Input Parameters

Before test execution, you need to enter the input test parameters in the Configure pane of the Clarius Software (Figure 4). The input parameters will vary depending on the device and which model of SMU is used.

 
Setting up a MOSFET gate charge test in the configuration view of the Keithley Clarius software
Figure 4. The gate charge test in the Configure View.
 

Descriptions of the input parameters are listed in Table 1. First, enter the SMU numbers that are connected to the gate (gateSMU) and drain (drainSMU) of the MOSFET. The source terminal should always be connected to the GNDU, or Force LO.

The magnitude of the current forced to the gate by the gateSMU, is the gateCurrent (Ig) parameter. The drain voltage (Vds) is the bias voltage applied to the drain and drainLimitI is the compliance current of the drain SMU.

The Coffset parameter is used for correcting for the offset capacitance and is described in the following paragraphs.

Table 1. Input Parameters for gate_charge user module.

Input Parameter Range of Values Default Values Description
gateSMU SMU1-SMU9 SMU1 The SMU number connected to the gate terminal
drainSMU SMU1-SMU9 SMU2 The SMU number connected to the drain terminal
source GNDU GNDU The source terminal is always connected to the Force LO terminal on GNDU
Vds ± 200 V 10 V The magnitude of the drain bias voltage of the drain SMU
drainLimitI 4200-SMU: 0.1A
4210-SMU: 1 A
0.1 A Current compliance of the drain SMU
gateCurrent ± 1E-5 A 1e-7 A The magnitude of the gate current of the gate SMU
VgsMax ± 200V 10 V The maximum voltage level of the gate SMU.
timeOut 0 to 300 s 60 s The number of seconds prior to a time out.
measDrain 1 (yes) or 0 (no) 1 Return measured drain current
Coffset 0 or Ceff 0 Run test with open circuit and then enter Ceff value returned to the Sheet

 

Correct for Offset Capacitances

Depending on the cabling and connections of the measurement system, the offset capacitance can be in the single picofarads to hundreds of picofarads ranges. These capacitances can be corrected by executing the gate_charge user module with an open circuit, obtaining the offset capacitance, then entering the offset capacitance value in the software for compensation. Here's how to perform these steps:

  1. Measure the offset capacitance. Set up the test parameters including the input gate current as though the device were connected to the SMUs. (Increase the VgsMax just for the Ceff measurement.) Prior to executing the test, lift the probes or remove the device from the test fixture. Execute the Gate Charge test with an open circuit.
  2. Obtain the offset capacitance. After the test is executed, the measured offset capacitance of the system is calculated and appears in the Ceff column in the Sheet. Ceff is derived from the maximum gate voltage, gate current, and time.
    Because an open circuit is measured during this step, a Test Status Value of -9 or -12 may appear in the Sheet after the test is executed. This is because no device is measured so there is no plateau region. However, the Ceff value is correct and can be entered as the Coffset in the Configure view.
  3. Enter the measured offset capacitance and execute. Enter the measured offset capacitance, Ceff, for Coffset in the Configure view. By default, Coffset is 0 F. Compensation will be made for the offset capacitance in subsequent readings.

Execute the Test

Once the input parameters have been entered, execute the test by selecting Run at the top of the screen. As the test is running, the gate charge waveform will update in real time in the graph in the Analyze view and the calculated output parameters will appear in the Sheet.

View Output Parameters

After the test is completed, several parameters are returned to the Sheet. Table 2 lists descriptions of these parameters.

Table 2. Output parameters for gate_charge user module

 
Output Parameter Description
gate_charge Test status values - see Table 3 for descriptions
timeArray Measured time (seconds)
VgArray Measured gate-source voltage (volts)
VgCharge Measured gate charge (coulombs)
VdArray Measured drain voltage (volts)
IdArray Measured drain current (amps)
Slope Dynamic slope (dVg/dt) of gate voltage
Ceff Ratio of gate charge to maximum gate voltage
Vpl Plateau or Miller voltage (volts)
T1 Timestamp where the plateau area begins (seconds)
T2 Timestamp where the plateau area ends (seconds)
Qgs Gate charge from the origin to the first inflection point, or the voltage plateau (coulombs)
Qgd Gate charge between the two inflection points in the gate charge curve (coulombs)
Qg Gate charge from the origin to VgsMax (coulombs)
 

 

Graphing the Results

The resulting gate-source voltage can be plotted as a function of the gate charge or the drain current, and drain voltage can be plotted as a function of time. Figure 5 is a typical gate voltage waveform generated by the 4200A-SCS

 
MOSFET gate voltage waveform generated by the Keithley 4200A-SCS parameter analyzer
Figure 5. Typical gate voltage waveform generated by the 4200A-SCS.
 

In addition to plotting Vgs, Vds, and Id can also be plotted as a function of the MOSFET gate charge or time. Figure 6 shows the graph in the Analyze view of the Clarius Software showing all three parameters plotted as a function of the gate charge. In this case, the voltage is shown on the Y1 axis and the current is plotted on the Y2 axis.

 
Vgs, Vds, and Id as a function of MOSFET gate charge over time
Figure 6. Vgs, Vds, and Id as a function of gate charge.
 

Check the Test Status

Each time the test is executed, a Test Status Value is returned to the first column in the Sheet, named "gate_charge". Table 3 lists the returned Test Status Values in the "gate_charge" column and their corresponding descriptions and notes.

Table 3. Test Status Values

Test Status Description Notes
1 No errors Test successful.
-1 Gate SMU is not present Specify correct SMU.
-2 Drain SMU is not present Specify correct SMU.
-3 VgsMax > 200 V Verifies gate voltage is less than 200V. Reduce gate voltage.
-4 Drain current limit exceeds 1 A (4210-SMU)
Drain current limits exceeds 0.1 A (4200-SMU)
Verifies drain current is less than 1 A (or 0.1A for medium power SMU). Reduce drain current limit (drainLimitI).
-5 Power limit exceeded Current should be < 0.1A if V >20V. Decrease drain current limit (drainLimitI) or drain voltage (Vds).
-6 Error check on input conditions. Limits timeOut to 200 s. Specify timeOut to <200 s.
-7 Test time exceeds specified time out (timeOut). Increase timeOut. Maximum is 200 s. Try increasing gateCurrent to charge up device faster.
-8 Number of iterations/measurements >10000. Increase gate current (gateCurrent).
-9 Number of iterations/measurements <5 Decrease gate current (gateCurrent). Check device, test set-up and for correct SMU.
This error can be ignored if it occurs while measuring an open circuit for offset correction. The Ceff value is still valid.
-10 Number of points from origin to first plateau point is <10 Decrease gate current (gateCurrent)
-11 Error calculating slope, S1. Correlation factor < 0.9. Curve from origin to first plateau point is not linear. Check device and test set-up.
-12 Error calculating slope, S2. Correlation factor <0.9. Curve from last plateau point to VgsMax is not linear. Check device and test set-up. If VgCharge or VdArray appear high,try reducing gateCurrent and repeat test.
This error can be ignored if it occurs while measuring an open circuit for offset correction. The Ceff value is still valid.
-13 Vds > 200 V Decrease drain voltage.
-14 gateCurrent > 10 µA Decrease gate current (Ig).

 

Conclusion

MOSFET gate charge measurements on transistors can be easily made using the Keithley 4200A-SCS Parameter Analyzer. Using two SMU instruments connected to the gate and drain of the device, the Clarius Software easily derives the gate charge waveforms.

Find more valuable resources at TEK.COM

Tài nguyên

fig-18
Sách quảng cáo

Hướng dẫn điện tử về đặc tính thiết bị MOSFET và MOSCAP đơn giản hóa

Các kỹ sư và nhà nghiên cứu liên tục gặp thử thách trong việc cải tiến hoặc tạo ra các công nghệ bán dẫn mới. Hướng dẫn điện tử này trả lời một số câu hỏi phổ biến về cách thực hiện các phép đo bán dẫn tốt hơn, tập trung vào các phép đo DC IV và điện dung-điện áp (CV).

smu
Blog

Đặc tính MOSFET ở phạm vi công suất thấp

Bộ cấp nguồn AC đến DC được tích hợp hoàn toàn vào cuộc sống hàng ngày của chúng ta. Tìm hiểu thêm về chức năng của bộ cấp nguồn AC-DC và chúng là trung tâm của tất cả các thiết bị điện tử của chúng tôi như thế nào.

SMU Group
Blog

Cách đo đường cong MOSFET I-V

Thiết bị đo nguồn (SMU) của Keithley là dụng cụ cốt lõi cho các kiểm tra mô tả đặc tính MOSFET I-V. Tìm hiểu cách đo đường cong MOSFET IV bằng Keithley SMU.

Noisey gate drive
Blog

Đo tín hiệu MOSFET silicon cacbua (SiC) một cách hiệu quả

MOSFET silicon cacbua (SiC) đang ngày càng được sử dụng nhiều trong các ngành công nghiệp từ xe điện, năng lượng mặt trời đến hệ thống điện dự phòng. Blog này giải thích cách đo tín hiệu MOSFET silicon carbua một cách hiệu quả.

Câu hỏi thường gặp về điện tích cổng Mosfet

Điện trở xả-nguồn của MOSFET là gì?

Các thiết bị chuyển mạch MOSFET hoạt động ở trạng thái bật và tắt. Ở trạng thái “bật”, trở kháng của thiết bị chuyển mạch về mặt lý thuyết bằng 0 và không có năng lượng nào bị tiêu tán trong công tắc cho dù dòng điện chạy qua nó có bao nhiêu đi chăng nữa. Ở trạng thái “tắt”, trở kháng của thiết bị chuyển mạch về mặt lý thuyết là vô hạn, do đó không có dòng điện chạy qua và không có công suất tiêu tán.

Điện trở nguồn của nguồn thoát (RDS(on)) là điện trở hiệu quả giữa xả và nguồn của MOSFET khi nó ở trạng thái bật. Điều này xảy ra khi áp dụng điện áp cổng tới nguồn (VGS) cụ thể. Nói chung, khi VGS tăng thì mức điện trở giảm. Điện trở bật MOSFET càng thấp thì càng tốt vì điện trở thấp giúp giảm tiêu tán điện năng không mong muốn, cải thiện hiệu suất sử dụng điện của thiết bị.

Làm cách nào tôi có thể kiểm tra MOSFET về điện trở xả nguồn trên bộ theo dõi đường cong của mình?

Trả lời: Điện trở xả nguồn - RDS(on)

Điện trở xả nguồn là gì?

Điện trở xả nguồn (RDS(on)) là điện trở giữa xả và nguồn của MOSFET khi đặt một điện áp cổng tới nguồn (VGS) cụ thể để phân cực thiết bị về trạng thái bật. Khi VGS tăng, điện trở thường giảm. Phép đo được thực hiện trong vùng ohmic (tức là tuyến tính) của thiết bị. Nói chung, điện trở MOSFET càng thấp thì càng tốt.

Một trong những cách để theo dõi điện trở này là sử dụng bộ theo dõi đường cong. Trên bộ theo dõi đường cong, cái gọi là “Nguồn cung bộ thu thập” điều khiển xả trong khi “Bộ tạo bước” điều khiển cổng. Để biết hướng dẫn từng bước về cách kiểm tra MOSFET về điện trở xả nguồn bằng cách sử dụng bộ theo dõi đường cong, hãy xem bên dưới. Để biết hướng dẫn về cách sử dụng máy hiện sóng hoặc SMU để đo điện trở MOSFET, hãy xem “Điện trở xả nguồn của MOSFET là gì?” Câu hỏi thường gặp.

Màn hình hiển thị những gì:

Màn hình hiển thị VDS trên trục hoành và ID kết quả trên trục tung. Thông số kỹ thuật được đáp ứng khi ở VDS được chỉ định, VDS/ID nhỏ hơn hoặc bằng mức tối đa được chỉ định.

Cách kiểm tra MOSFET về điện trở xả nguồn trên bộ theo dõi đường cong:

1. Trong phần Điều khiển, đặt:

            A: Điện áp cực đại tối đa về cài đặt thấp nhất trên VDS được chỉ định

            B: Công suất tối đa Watts ở mức cài đặt thấp nhất đáp ứng (ID x VDS)

            C: Cực tính nguồn cung bộ thu thập (+DC) cho kênh N hoặc (-DC) cho kênh P  

            D: Điện áp/Div ngang để hiển thị VDS giữa vạch ngang thứ 5 và thứ 10

            E: Dòng dọc/Div để hiển thị ID giữa vạch chia dọc thứ 5 và thứ 10

            F: Số bước tới mức tối thiểu (không)

            G: Bộ tạo bước tới điện áp

            H: Phân cực của Bộ tạo bước để áp dụng độ lệch thuận (+ cho kênh N), (- cho kênh P)

            I: Khuếch đại bước/bù tới khoảng 50% VGS được chỉ định

            J: Xung dài       

            K: Cấu hình (Cơ sở/Máy phát điện bước, Bộ truyền/Chung)

            L: Nguồn cung của bộ thu thập có thể thay đổi ở mức % tối thiểu (ccw đầy đủ)

            M: DotCursor BẬT

2. Cấp nguồn cho MOSFET:

            A: Đặt công tắc Trái/Phải cho phù hợp

            B: Tăng từ từ Nguồn cung bộ thu gom biến thiên cho đến khi đạt đến VDS được chỉ định

3. So sánh với thông số kỹ thuật của bảng dữ liệu:

            A: Kiểm tra xem VDS/ID có nhỏ hơn hoặc bằng mức tối thiểu được chỉ định không

Bộ theo dõi đường cong Tektronix là sản phẩm đã ngừng sản xuất. Các phương pháp và giải pháp hiệu quả và chính xác hơn đã được thiết kế để hỗ trợ chức năng theo dõi đường cong trên một hệ số dạng nhỏ gọn hơn nhiều. Một giải pháp như vậy dựa trên việc sử dụng SMU kênh đôi hoặc hai SMU kênh đơn và phần mềm để điều khiển việc tạo bước điện áp phân cực và tiêu hao tương đối đến sụt áp nguồn. Để tìm hiểu thêm, hãy xem “Điện trở xả nguồn của MOSFET là gì?” Câu hỏi thường gặp.

Làm thế nào để bạn tìm thấy độ dẫn điện của MOSFET?

Độ dẫn điện là kiểm tra quan trọng để xác nhận hiệu suất MOSFET trong các thiết kế điện tử công suất. Nó đảm bảo rằng MOSFET hoạt động bình thường và giúp các kỹ sư lựa chọn loại tốt nhất khi mức tăng điện áp là thông số kỹ thuật chính cho thiết kế mạch của họ. Điều này cho phép các công ty đưa các thiết bị bán dẫn điện ra thị trường nhanh hơn đồng thời giảm thiểu sai sót trong lĩnh vực này.

Độ dẫn điện là tỷ lệ giữa dòng xả (ID) và điện áp nguồn cổng (VGS) khi áp dụng điện áp nguồn không đổi. Tỷ lệ dòng điện và điện áp thường được gọi là độ lợi. Độ dẫn điện là một tham số quan trọng được kết nối chặt chẽ với điện áp ngưỡng (VTH) của MOSET và cả hai đều liên quan đến kích thước của kênh cổng. Công thức tính độ dẫn điện của MOSFET từ phép đo IV là:

gm = ΔID / ΔVGS

Làm thế nào để đo độ dẫn điện của MOSFET?

Cách tiếp cận thể hiện trong cấu hình đầu tiên yêu cầu ba thiết bị đo nguồn (SMU), cho phép mọi nút được giữ ở điện áp được điều khiển phản hồi và mọi dòng điện đều được đo đồng thời. Nếu bạn không có đủ kênh SMU để bao phủ từng kết nối kênh của thiết bị, bạn có thể tiếp tục như minh họa trong cấu hình thứ hai. Cần lưu ý rằng cấu hình này dễ bị nhiễu hơn khi kết nối mặt đất bị nhiễu và có thể tạo ra vòng lặp nối đất nếu sử dụng cáp dài. Ngoài ra, không thể đo được dòng điện và điện áp tại cực nguồn, điều này có thể dẫn đến sai sót trong tính toán.

Đo độ dẫn điện

  1. Quét điện áp cổng (VGS) trên phạm vi mong muốn, trong khi duy trì điện áp nguồn/xả không đổi (VDS)
  2. Đo dòng xả (ID) ở mỗi bước tăng của VGS.
  3. Tính độ dẫn điện (gm) bằng cách chia những thay đổi nhỏ trong ID hiện tại cho những thay đổi nhỏ trong VGS.

Đường vẽ màu đỏ hiển thị ở đây minh họa độ dẫn điện (gm) và giá trị độ dẫn tối đa (Vth).

Tìm hiểu thêm về các bài kiểm tra đặc tính thiết bị MOSFET an toàn, chính xác và nhanh chóng.

Làm cách nào tôi có thể kiểm tra MOSFET về dòng điện xả điện áp cổng 0 trên bộ theo dõi đường cong của tôi?

Trả lời: Dòng xả điện áp cổng 0 - IDSS

Dòng điện xả điện áp cổng 0 là gì? 

Dòng xả điện áp cổng 0 là ID chạy khi VGS = 0.  Đó là dòng điện trạng thái bật ở MOSFET chế độ cạn kiệt và dòng điện trạng thái tắt ở MOSFET chế độ nâng cao.

Trên bộ theo dõi đường cong IV, Bộ thu gom cung cấp điều khiển xả và cổng được rút ngắn về nguồn sao cho VGS=0.

Màn hình hiển thị những gì:

Màn hình hiển thị VDS trên trục hoành và ID kết quả trên trục tung.  Thông số kỹ thuật được đáp ứng khi VGS=0 và VDS được chỉ định được áp dụng, ID nhỏ hơn hoặc bằng mức tối đa được chỉ định.

Cách thực hiện:

1. Đặt điều khiển:

            A: Điện áp cực đại tối đa về cài đặt thấp nhất trên VDS được chỉ định

            B: Công suất tối đa Watts ở mức cài đặt thấp nhất đáp ứng (ID x VDS)

            C: Điện áp/Div ngang để hiển thị VDS giữa vạch ngang thứ 5 và thứ 10

            D: Dòng dọc/Div để hiển thị ID giữa các vạch chia dọc thứ 5 và thứ 10

            E: Phân cực cung cấp của bộ thu gom tới (+DC) cho kênh N hoặc (-DC) cho kênh P

            F: Cấu hình (Cơ sở/Ngắn, Bộ phát/Chung)

            G: Nguồn cung của bộ thu thập có thể thay đổi ở mức % tối thiểu (ccw đầy đủ)

            H: DotCursor BẬT

2. Cấp nguồn cho MOSFET:

            A: Đặt công tắc Trái/Phải cho phù hợp

            B: Tăng từ từ % Nguồn cung cấp bộ thu gom biến thiên cho đến khi đạt đến VDS được chỉ định

3. So sánh với thông số kỹ thuật của bảng dữ liệu:

            Kiểm tra xem tại VDS đã chỉ định, ID có nhỏ hơn hoặc bằng mức tối đa được chỉ định không

Làm cách nào tôi có thể kiểm tra MOSFET về điện áp ngưỡng cổng trên bộ theo dõi đường cong của mình?

Trả lời: Điện áp ngưỡng cổng - VGS(th)

Điện áp ngưỡng cổng là gì? 

Điện áp ngưỡng cổng là VGS thấp nhất mà tại đó một lượng nhỏ ID được chỉ định chảy qua.  Kiểm tra được chạy với VGS = VDS.

Trên bộ theo dõi đường cong, Nguồn cung bộ thu thập cung cấp VDS.  Dây nối được sử dụng để nối ngắn mạch cổng xả sao cho VGS=VDS.

Màn hình hiển thị những gì:

VGS được hiển thị trên trục hoành và ID kết quả được hiển thị trên trục tung.  Thông số kỹ thuật được đáp ứng khi ở ID được chỉ định, VGS nằm trong giới hạn tối thiểu/tối đa.

Cách thực hiện:

1. Đặt điều khiển:

            A: Điện áp cực đại tối đa về cài đặt thấp nhất trên VGS được chỉ định

            B: Công suất tối đa Watts ở mức cài đặt thấp nhất đáp ứng (ID x VDS)

            C: Điện áp/Div ngang để hiển thị VGS giữa vạch ngang thứ 5 và thứ 10

            D: Dòng dọc/Div để hiển thị ID được chỉ định giữa các vạch chia dọc thứ 5 và thứ 10

            E: Phân cực cung cấp của bộ thu gom tới (+DC) cho kênh N hoặc (-DC) cho kênh P

            F: Cấu hình (Cơ sở/Mở, Bộ phát/Chung)

            G: Nguồn cung của bộ thu thập có thể thay đổi ở mức % tối thiểu (ccw đầy đủ)

            H: DotCursor BẬT

2: Gắn dây vá:

            A: Kết nối dây vá giữa đế và cực bộ thu gom ở phía không sử dụng của khu vực giao diện

            B: Kết nối dây vá thứ hai giữa đầu cực cảm biến cơ sở và đầu cực cảm biến bộ thu gom ở phía không sử dụng của khu vực cố định

3. Cấp nguồn cho MOSFET:

            A: Đặt công tắc Trái/Phải sang Cả hai

            B: Tăng từ từ % Nguồn cung bộ thu gom biến thiên cho đến khi đạt được ID được chỉ định hoặc điện áp ngưỡng tối đa - tùy theo điều kiện nào đến trước

4. So sánh với thông số kỹ thuật của bảng dữ liệu:

            Kiểm tra xem điện áp ngưỡng cổng có nằm trong giới hạn tối thiểu/tối đa đã chỉ định không

Làm cách nào tôi có thể kiểm tra MOSFET về Độ dẫn điện (gFS) và Độ dẫn chuyển tiếp trên bộ theo dõi đường cong của mình?

Trả lời: Độ dẫn điện (gFS) và Sự tiếp nhận chuyển tiếp

Độ dẫn điện và sự tiếp nhận chuyển tiếp là gì? 

Độ dẫn điện là tỷ lệ giữa ID và VGS.  Tỷ lệ I/V thường được gọi là độ lợi.

Trên bộ theo dõi đường cong, Nguồn cung bộ thu ngom điều khiển xả và Bộ tạo bước điều khiển cổng.

Màn hình hiển thị những gì:

Màn hình hiển thị VDS trên trục hoành và ID kết quả trên trục tung.  Với Bộ tạo bước cung cấp điều khiển cổng, đường cong sẽ được dịch chuyển lên trên so với trục ngang khi điều khiển cổng tạo ra ID tỷ lệ.  Thông số kỹ thuật được đáp ứng khi ở VGS được chỉ định hoặc ID được chỉ định, tỷ lệ ID trên VGS bằng hoặc lớn hơn mức tối thiểu được chỉ định.

Cách thực hiện:

1. Đặt điều khiển:

            A: Điện áp cực đại tối đa về cài đặt thấp nhất trên VDS được chỉ định

            B: Công suất tối đa ở mức cài đặt thấp nhất cần đáp ứng (ID x VDS)

            C: Cực tính nguồn cung bộ thu gom tới (+DC) cho kênh N hoặc (-DC) cho kênh P

            D: Điện áp/Div ngang để hiển thị VDS được chỉ định giữa vạch chia ngang thứ 5 và thứ 10

            E: Dòng điện/Div dọc để hiển thị ID được chỉ định giữa vạch chia dọc thứ 5 và thứ 10

            F: Số bước tới mức tối thiểu (không)

            G: Bộ tạo bước tới điện áp

            H: Phân cực của bộ tạo bước để áp dụng độ lệch thuận (+ cho kênh N), (- cho kênh P)

            I: Bộ khuếch đại bước/bù tới khoảng 1% VDS được chỉ định

            J: Xung dài       

            K: Cấu hình (Cơ sở/Máy phát điện bước, Bộ truyền/Chung)

            L: Nguồn cung của bộ thu thập có thể thay đổi ở mức % tối thiểu (ccw đầy đủ)

            M: DotCursor BẬT

2. Cấp nguồn cho MOSFET:

            A: Đặt công tắc Trái/Phải cho phù hợp

            B: Tăng từ từ % Nguồn cung cấp bộ thu gom biến thiên cho đến khi đạt đến VDS được chỉ định

3. Điều chỉnh các thông số:

            Nhấn và giữ Offset Aid cho đến khi xảy ra sự dịch chuyển theo chiều dọc đáng kể của đường cong. Sẽ cần phải điều chỉnh lại % Bộ thu gom biến thiên để duy trì VDS.  Tiếp tục điều chỉnh luân phiên Step Offset và VDS cho đến khi đạt đến điểm vận hành được chỉ định.

4. Tính độ dẫn điện (gFS):

             Đọc gFS trực tiếp từ số đọc con trỏ

5. So sánh với thông số kỹ thuật của bảng dữ liệu:

              Kiểm tra xem giá trị có bằng hoặc lớn hơn mức tối thiểu được chỉ định không

Tiếp nhận chuyển tiếp là một cách khác để biểu thị độ dẫn điện và được đo bằng cách thiết lập đường cong đánh dấu để đo độ dẫn điện (như trên), chuyển Vôn ngang/Div sang STEP GEN, sử dụng SWEEP để hoàn thành đường cong, sau đó thay đổi con trỏ thành dòng F và định vị độ dốc của đường F cho đến khi nó tiếp xúc với đường cong.

Làm cách nào tôi có thể kiểm tra MOSFET để tìm dòng xả trạng thái bật trên bộ theo dõi đường cong của mình?

Trả lời: Dòng xả trạng thái bật - ID(on)

Dòng xả trạng thái bật là gì?

Dòng xả trạng thái bật là ID có VGS được chỉ định để chuyển thiết bị về trạng thái bật.  Phép đo được thực hiện trong vùng ohmic (tức là tuyến tính) của thiết bị.

Trên bộ theo dõi đường cong, Nguồn cung bộ thu gom điều khiển xả và Bộ tạo bước điều khiển cổng.

Màn hình hiển thị những gì:

Màn hình hiển thị VDS trên trục hoành và ID kết quả trên trục tung.  Thông số kỹ thuật được đáp ứng khi ở VDS được chỉ định, ID lớn hơn hoặc bằng mức tối thiểu được chỉ định.

Cách thực hiện:

1. Đặt điều khiển:

            A: Điện áp cực đại tối đa về cài đặt thấp nhất trên VDS được chỉ định

            B: Công suất tối đa Watts ở mức cài đặt thấp nhất đáp ứng (ID x VDS)

            C: I: Cực tính nguồn cung bộ thu thập (+DC) cho kênh N hoặc (-DC) cho kênh P  

            D: Điện áp/Div ngang để hiển thị VDS giữa vạch ngang thứ 5 và thứ 10

            E: Dòng dọc/Div để hiển thị ID giữa vạch chia dọc thứ 5 và thứ 10

            F: Số bước tới mức tối thiểu (không)

            G: Bộ tạo bước tới điện áp

            H: Phân cực của bộ tạo bước để áp dụng độ lệch thuận (+ cho kênh N),  (- cho kênh P)

            I: Khuếch đại bước/bù tới khoảng 50% VGS được chỉ định

            J: Xung dài       

            K: Cấu hình (Cơ sở/Máy phát điện bước, Bộ truyền/Chung)

            L: Nguồn cung của bộ thu thập có thể thay đổi ở mức % tối thiểu (ccw đầy đủ)

            M: DotCursor BẬT

2. Cấp nguồn cho thiết bị:

            A: Đặt công tắc Trái/Phải cho phù hợp

            B: Tăng từ từ Nguồn cung bộ thu gom biến thiên cho đến khi đạt đến VDS được chỉ định

3. So sánh với thông số kỹ thuật của bảng dữ liệu:

            A: Kiểm tra xem ID có bằng hoặc lớn hơn mức tối thiểu được chỉ định không

Làm cách nào tôi có thể kiểm tra MOSFET để biết điện áp đánh thủng nguồn xả trên bộ theo dõi đường cong của mình?

Trả lời: Điện áp đánh thủng nguồn xả - V(br)DSS

Điện áp đánh thủng nguồn xả là gì?

Điện áp đánh thủng nguồn xả là VDS mà tại đó giá trị ID được chỉ định chảy qua, với VGS=0.  Vì đây là dòng điện ngược thông qua kênh bị chèn ép nên ID thể hiện sự gia tăng hình đầu gối, tăng nhanh chóng khi xảy ra sự cố.

Trên bộ theo dõi đường cong, Nguồn cung bộ thu gom điều khiển xả và cổng được nối ngắn mạch với nguồn nên VGS=0.

Màn hình hiển thị những gì:

Màn hình hiển thị VDS trên trục hoành và ID kết quả trên trục tung.  Thông số kỹ thuật được đáp ứng khi tại ID được chỉ định, VDS lớn hơn hoặc bằng mức tối thiểu được chỉ định.

Cách thực hiện:

1. Đặt điều khiển:

A: Điện áp đỉnh tối đa về cài đặt thấp nhất trên mức tối thiểu được chỉ định

     VDS

            B: Công suất tối đa Watts ở mức cài đặt thấp nhất đáp ứng (ID x VDS)

            C: Điện áp/Div ngang để hiển thị VDS giữa vạch ngang thứ 5 và thứ 10

            D: Dòng dọc/Div để hiển thị ID giữa vạch chia dọc thứ 5 và thứ 10                  

            E: Phân cực nguồn cung bộ thu gom đến + Rò rỉ (đối với kênh N) hoặc -Rò rỉ (đối với kênh P)

            F: Cấu hình (Cơ sở/Ngắn, Bộ phát/Chung)

            G: Nguồn cung của bộ thu thập có thể thay đổi ở mức % tối thiểu (ccw đầy đủ)

            H: DotCursor BẬT

2. Cấp nguồn cho MOSFET:

            A: Đặt công tắc Trái/Phải cho phù hợp

            B: Tăng từ từ % Nguồn cung cấp bộ thu gom biến thiên cho đến khi đạt được ID được chỉ định

3. So sánh với thông số kỹ thuật của bảng dữ liệu:

            Kiểm tra xem tại ID được chỉ định, VDS có lớn hơn hoặc bằng mức tối thiểu được chỉ định không

Làm cách nào tôi có thể kiểm tra MOSFET về dòng rò thân cổng chuyển tiếp trên bộ theo dõi đường cong của tôi?

Trả lời: Dòng xả điện áp cổng 0 - IDSS

Dòng xả điện áp cổng 0 là gì?

Dòng xả điện áp cổng 0 là ID chạy khi VGS = 0.  Đó là dòng điện trạng thái bật ở MOSFET chế độ cạn kiệt và dòng điện trạng thái tắt ở MOSFET chế độ nâng cao.

Trên bộ theo dõi đường cong, Bộ thu gom điều khiển xả và cổng được nối ngắn về nguồn sao cho VGS=0.

Màn hình hiển thị những gì:

Màn hình hiển thị VDS trên trục hoành và ID kết quả trên trục tung.  Thông số kỹ thuật được đáp ứng khi VGS=0 và VDS được chỉ định được áp dụng, ID nhỏ hơn hoặc bằng mức tối đa được chỉ định.

Cách thực hiện:

1. Đặt điều khiển:

            A: Điện áp cực đại tối đa về cài đặt thấp nhất trên VDS được chỉ định

            B: Công suất tối đa Watts ở mức cài đặt thấp nhất đáp ứng (ID x VDS)

            C: Điện áp/Div ngang để hiển thị VDS giữa vạch ngang thứ 5 và thứ 10

            D: Dòng dọc/Div để hiển thị ID giữa các vạch chia dọc thứ 5 và thứ 10

            E: Phân cực cung cấp của bộ thu gom tới (+DC) cho kênh N hoặc (-DC) cho kênh P

            F: Cấu hình (Cơ sở/Ngắn, Bộ phát/Chung)

            G: Nguồn cung của bộ thu thập có thể thay đổi ở mức % tối thiểu (ccw đầy đủ)

            H: DotCursor BẬT

2. Cấp nguồn cho MOSFET:

            A: Đặt công tắc Trái/Phải cho phù hợp

            B: Tăng từ từ % Nguồn cung cấp bộ thu gom biến thiên cho đến khi đạt đến VDS được chỉ định

3. So sánh với thông số kỹ thuật của bảng dữ liệu:

            Kiểm tra xem tại VDS đã chỉ định, ID có nhỏ hơn hoặc bằng mức tối đa được chỉ định không